基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì)

摘要：為提高導(dǎo)航的精度和實(shí)時(shí)性，設(shè)計(jì)了基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)模塊，成功實(shí)現(xiàn)了低成本、小型化的捷聯(lián)慣性導(dǎo)航系統(tǒng)。通過(guò)描述硬件的設(shè)計(jì)原理和軟件的框架及流程，簡(jiǎn)要介紹了系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法。經(jīng)驗(yàn)證，該系統(tǒng)達(dá)到了導(dǎo)航定位的性能和精度要求，姿態(tài)、位置和速度等參數(shù)可以有效融合多傳感器的導(dǎo)航信息，能滿足導(dǎo)航計(jì)算機(jī)在處理能力、體積、功耗和適應(yīng)性等方面的要求。
關(guān)鍵詞：導(dǎo)航計(jì)算機(jī)；DSP；FPGA；導(dǎo)航定位

0 引言
慣性導(dǎo)航系統(tǒng)是隨慣性傳感器(陀螺儀和加速度計(jì))技術(shù)的發(fā)展而發(fā)展起來(lái)的一門(mén)導(dǎo)航技術(shù)，由于具有完全自主，不受任何干擾，隱蔽性強(qiáng)，輸出信息量大，輸出信息實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn)，在軍事領(lǐng)域和民用領(lǐng)域都得到了廣泛的應(yīng)用，已被許多機(jī)載設(shè)備選為標(biāo)準(zhǔn)導(dǎo)航設(shè)備。特別是現(xiàn)代戰(zhàn)爭(zhēng)所面臨的電磁環(huán)境日益復(fù)雜，對(duì)慣性導(dǎo)航技術(shù)的依賴和要求也越來(lái)越高，慣性導(dǎo)航技術(shù)已經(jīng)成為現(xiàn)代高科技戰(zhàn)爭(zhēng)中一項(xiàng)重要支撐技術(shù)而受到各國(guó)的關(guān)注。為了保證飛機(jī)按照預(yù)定的航線進(jìn)行飛行，對(duì)各種數(shù)據(jù)進(jìn)行實(shí)時(shí)精確處理顯得非常關(guān)鍵，因此研制具有可靠性高，運(yùn)算精度高，性能先進(jìn)等特點(diǎn)的新一代導(dǎo)航計(jì)算機(jī)已成為必然。

1 導(dǎo)航計(jì)算機(jī)系統(tǒng)組成
導(dǎo)航計(jì)算機(jī)是慣性導(dǎo)航系統(tǒng)的核心功能單元之一，配套應(yīng)用于慣性導(dǎo)航系統(tǒng)的總體中。導(dǎo)航計(jì)算機(jī)采用嵌入式計(jì)算機(jī)設(shè)計(jì)技術(shù)、智能接口技術(shù)及高精度組合導(dǎo)航技術(shù)，配置高性能DSP處理器和大容量存儲(chǔ)器，利用大規(guī)?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)，使用集成軟件開(kāi)發(fā)環(huán)境開(kāi)發(fā)程序?qū)崿F(xiàn)高速板內(nèi)總線對(duì)接口的高速訪問(wèn)。由處理器通過(guò)接收陀螺、加速度計(jì)、GPS等其他傳感器的輸入數(shù)據(jù)進(jìn)行導(dǎo)航解算、誤差補(bǔ)償?shù)冗\(yùn)算處理，獲得航向、俯仰、滾動(dòng)角、三軸角速率、速度、經(jīng)緯度、高度等導(dǎo)航所需的參數(shù)信息。
作為導(dǎo)航系統(tǒng)核心部件的導(dǎo)航計(jì)算機(jī)負(fù)責(zé)從數(shù)據(jù)采集電路獲取導(dǎo)航原始數(shù)據(jù)，進(jìn)行捷聯(lián)導(dǎo)航算法處理，最后將解算得到的導(dǎo)航結(jié)果進(jìn)行輸出控制。系統(tǒng)工作原理如圖1所示。

2 導(dǎo)航計(jì)算機(jī)硬件組成
導(dǎo)航計(jì)算機(jī)采用GPS衛(wèi)星導(dǎo)航與慣性導(dǎo)航相結(jié)合，采用松耦合方式進(jìn)行互聯(lián)，在保證系統(tǒng)間信息交換能力的前提下考慮系統(tǒng)的組合性和靈活性。為提高系統(tǒng)的實(shí)時(shí)性、集成度和擴(kuò)展性，硬件設(shè)計(jì)上采用DSP+FPGA的解決方案。
DSP芯片主要完成復(fù)雜的數(shù)學(xué)運(yùn)算，包含誤差補(bǔ)償、初始對(duì)準(zhǔn)和導(dǎo)航運(yùn)算等；FPGA芯片完成所有外圍接口，包括陀螺、加速度計(jì)的高速采樣和I／O接口等各傳感器信號(hào)的采集，通過(guò)信號(hào)處理電路送至處理器芯片進(jìn)行運(yùn)算處理，將解算到的慣性測(cè)量信息通過(guò)數(shù)據(jù)接口控制輸出。導(dǎo)航計(jì)算機(jī)硬件組成如圖2所示。

為保障系統(tǒng)具有大規(guī)模數(shù)據(jù)處理能力，同時(shí)具有實(shí)時(shí)性的特點(diǎn)，導(dǎo)航計(jì)算機(jī)的核心器件選用了TI公司推出的高速浮點(diǎn)處理器DSP芯片TMS 320C6713。作為導(dǎo)航計(jì)算機(jī)的核心控制部件，該芯片工作的主頻為200 MHz，單指令執(zhí)行周期為5 ns；定點(diǎn)浮點(diǎn)運(yùn)算能力強(qiáng)大，運(yùn)算速度能達(dá)到1 600 MIPS／1 200 MFLOPS。作為數(shù)據(jù)運(yùn)算系統(tǒng)，TMS320C6713不僅保證了導(dǎo)航運(yùn)算的速度和精度，同時(shí)豐富的系統(tǒng)應(yīng)用外設(shè)及多種標(biāo)準(zhǔn)接口，方便導(dǎo)航計(jì)算機(jī)與外部傳感器進(jìn)行數(shù)據(jù)交互?？焖俚闹袛嗵幚硇阅芸杀Ｕ蠈?dǎo)航計(jì)算機(jī)多個(gè)接口的傳輸速率。
為滿足多個(gè)數(shù)據(jù)接口的數(shù)據(jù)傳輸需要，采用XILINX公司的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA芯片XQ4013E4PG223M，設(shè)計(jì)完成了系統(tǒng)的復(fù)位功能、邏輯譯碼功能、外部接口管理和移位脈沖計(jì)數(shù)功能。FPGA芯片的使用，方便了功能電路的集成，在不增加硬件電路的情況下，通過(guò)模塊化的VHDL設(shè)計(jì)，適應(yīng)了導(dǎo)航功能電路的變化。通過(guò)采用基于VHDL的計(jì)數(shù)脈沖濾波、采樣及自測(cè)試技術(shù)，提高了輸入信號(hào)的采集精度，對(duì)提高整個(gè)激光捷聯(lián)慣導(dǎo)系統(tǒng)的定位精度提供了支撐，實(shí)現(xiàn)了高精度、通用化和小型化。
慣性器件的輸出信號(hào)采樣頻率決定了捷聯(lián)解算的精度和速度。根據(jù)實(shí)時(shí)性要求，系統(tǒng)每1 ms采集一次陀螺脈沖和加速度計(jì)的數(shù)據(jù)，DSP芯片每10ms進(jìn)行1次導(dǎo)航數(shù)據(jù)解算。因此選用高效的AD1674和OP200電路對(duì)加速度計(jì)采集到的信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，將采集到的0～5V電壓信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，存儲(chǔ)于內(nèi)部數(shù)據(jù)緩沖區(qū)內(nèi)供DSP芯片進(jìn)行數(shù)據(jù)處理。AD1674是12位A／D轉(zhuǎn)換器，具有10 V參考輸入，時(shí)鐘輸入和三態(tài)輸出的微處理器接口，具有采樣／保持功能，可對(duì)快速傳輸?shù)慕唬绷餍盘?hào)進(jìn)行直接轉(zhuǎn)換，轉(zhuǎn)換時(shí)間不大于15μs。AD1674芯片可以在兩種模式下工作，全控制模式和獨(dú)立模式，設(shè)計(jì)中選用獨(dú)立工作模式，數(shù)據(jù)轉(zhuǎn)換由R／C信號(hào)控制。
光纖陀螺輸出信號(hào)是脈沖信號(hào)，x，y和z軸分別輸出正反2路信號(hào)，信號(hào)為GPOXP，GPOXN，GPOYP，GPOYN，GPOZP，GPOZN。定時(shí)周期內(nèi)正反信號(hào)脈沖個(gè)數(shù)的差和標(biāo)度因數(shù)的積即為該軸向陀螺的角速度。光纖陀螺的計(jì)數(shù)功能模塊如圖3所示。