<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于ARM+zigBee的通用網(wǎng)絡測控系統(tǒng)硬件設計

          基于ARM+zigBee的通用網(wǎng)絡測控系統(tǒng)硬件設計

          作者: 時間:2012-02-13 來源:網(wǎng)絡 收藏

          0引言

          本文引用地址:http://www.ex-cimer.com/article/149714.htm

          隨著物聯(lián)網(wǎng)概念的提出及相關技術的發(fā)展,化測量控制已成為測控發(fā)展的必然趨勢。然而,當前國內(nèi)外工業(yè)控制領域普遍使用且技術相當成熟的PLC(Programable Logic Controller)基本都不支持,也不能簡單升級具有功能,且模式較為單一。因而,與實現(xiàn)了一種網(wǎng)絡化測控平臺,以實現(xiàn)網(wǎng)絡化測控需求且具有一般平臺的性能。本文主要介紹了嵌入式與ZigBee無線技術相結(jié)合的網(wǎng)絡測控平臺的。

          1 系統(tǒng)總體

          的通用網(wǎng)絡測控系統(tǒng)架構(gòu)如圖1所示,本系統(tǒng)在測控端采用的CPU,通過網(wǎng)絡接口與Internet相連,外圍擴展有數(shù)字量輸入/輸出模塊、模擬量輸入/輸出模塊及無線ZigBee組網(wǎng)數(shù)據(jù)傳輸模塊。硬件設計的主要研究內(nèi)容:ARM的嵌入式主控硬件平臺、ZigBee無線網(wǎng)絡數(shù)據(jù)傳輸模塊、測控I/0模塊硬件以及硬件系統(tǒng)的通用性指標和網(wǎng)絡化性能的分析測試。

          系統(tǒng)硬件架構(gòu)

          圖1 系統(tǒng)硬件架構(gòu)

          2 ARM主控模塊硬件

          系統(tǒng)核心芯片是Samsung公司生產(chǎn)的基于ARM920T核16/32位RSIC(Reduced Instruction Set Computer,精簡指令集計算機)微處理器S3C2440A,該芯片資源豐富、運算速度快、功能強大,且價格相對合理。核心板系統(tǒng)框圖如圖2所示。

           核心板系統(tǒng)框圖

          圖2 核心板系統(tǒng)框圖

          2.1 存儲器電路

          FLASH存儲器采用Samsung半導體生產(chǎn)的64M×8 b的K9F1208U0M Nand FLASH存儲器芯片。本系統(tǒng)使用了一片該芯片構(gòu)成64MB的FLASH,系統(tǒng)的啟動代碼Bootloader文件、內(nèi)核鏡像文件以及文件系統(tǒng)均存于此。SDRAM存儲器采用Hynix生產(chǎn)的4 Banks×4M×16 b的HY57V561620 CSD-RAM芯片,為了保證系統(tǒng)的運行速度,本系統(tǒng)采用兩片該芯片并聯(lián)構(gòu)成32位數(shù)據(jù)存儲器。

          2.2 JTAG調(diào)試接口

          JTAG(Joint Test Action Group,聯(lián)合測試行動小組)是一種國際標準測試協(xié)議(IEEE 1149.1兼容),主要用于芯片內(nèi)部測試。它在芯片內(nèi)部封裝了專門的測試電路TAP(Test Access Port,測試訪問口),通過專用的JTAG測試工具對內(nèi)部節(jié)點進行測試,同時可用于在線編程。標準的JTAG接口是4線:TMS,TCK,TDI,TDO,分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。系統(tǒng)采用20針的標準接口,用于在線調(diào)試及系統(tǒng)Bootloader的下載。

          2.3 電源與系統(tǒng)時鐘電路

          電源設計的可靠性關系到系統(tǒng)運行的穩(wěn)定與否。本系統(tǒng)輸入電源為5 V,通過LM1117芯片將其穩(wěn)壓至3.3V,使用大電容抑制低頻干擾,小電容抑制高頻干擾,用于芯片接口的供電,同時采用專用電源芯片MIC5219BMM,為內(nèi)核提供低噪的1.3 V電壓,以確保系統(tǒng)供電穩(wěn)定。

          系統(tǒng)時鐘主要分為主頻時鐘FCLK,AHB總線設備時鐘HCLK,APH總線設備時鐘PCLK。本系統(tǒng)采用外部12 MHz晶體振蕩器,通過S3C2440的設置模式選擇引腳OM[2:3]均為低電平的組合方式來選擇S3C2440的時鐘源為外部晶振XTIPLL。同時,可通過片內(nèi)的兩個鎖相環(huán)MPLL和UPLL來得到內(nèi)核時鐘和USB時鐘。

          2.4 串行接口電路

          當前,基本上各種處理器上都具備串口,本系統(tǒng)中的串口主要用于前期調(diào)試以及與主無線模塊的通信。由于CPU串口引出腳電平不是標準RS 232電平,因此在與PC機連接調(diào)試時需進行電平轉(zhuǎn)換,而與無線模塊通信則可直連。可以在Linux內(nèi)核串口驅(qū)動的基礎上修改為ZigBee的數(shù)據(jù)收發(fā)驅(qū)動,其電路如圖3所示。

           串行接口電路

          圖3 串行接口電路

          2.5 網(wǎng)絡接口電路

          網(wǎng)絡接口電路是該系統(tǒng)中重要的硬件部分。為了保證網(wǎng)絡數(shù)據(jù)傳輸?shù)姆€(wěn)定流暢,本系統(tǒng)中采用10/100 Mb/s自適應以太網(wǎng)MAC控制器芯片DM9000A,該芯片具有一個10/100 Mb/s自適應的PHY和4K DWORD值的SRAM,物理協(xié)議層接口完全符合IEEE 802.3u規(guī)范,支持IEEE802.3x全雙工流量控制。主控模塊板上nGCS3接DM9000A的片選CS#,地址配置為0x18000002,LDATA[15:0]接DM9000A數(shù)據(jù)位SD[15:0]構(gòu)成16位數(shù)據(jù)總線模式。此外,采用HS9016用于I/O隔離變壓,然后連接RJ45接口。隔離電路如圖4所示。

          網(wǎng)絡接口隔離變壓電路

          圖4 網(wǎng)絡接口隔離變壓電路

          3 測控I/O模塊硬件

          3.1 數(shù)字量輸入/輸出模塊

          系統(tǒng)實現(xiàn)了8路數(shù)字量的輸入,8路數(shù)字量的輸出,采用CH573對數(shù)字量輸出進行鎖存,采用CH245對輸入量進行選通。為了節(jié)省端口資源,數(shù)字量的輸入、輸出的8根數(shù)據(jù)線復用,通過控制CH573的鎖存信號以及CH245的片選信號來實現(xiàn)輸出量和輸入量的復用。同時,采用光耦用于端口光電隔離。

          3.2 模擬量輸入/輸出模塊

          系統(tǒng)A/D實現(xiàn)4路12位模擬量或2路12位差分信號模擬量采樣輸入,系統(tǒng)D/A實現(xiàn)2路12位模擬量輸出。該模塊A/D采用Microchip公司生產(chǎn)的12位模數(shù)轉(zhuǎn)換器MCP3204,采樣速率最高可達100 KSPS,且價格低廉;該模塊D/A采用TI公司的12位數(shù)模轉(zhuǎn)換器TLV5638,該芯片具有內(nèi)部基準,建立時間為1~3.5μs,具備2通道模擬量輸出能力。只需外加信號調(diào)理電路即可。由于上述兩款芯片均為SPI接口,可直接掛接到處理器的SPI總線接口上,通過片選CS0和CS1來控制數(shù)據(jù)傳輸?shù)那袚Q。其結(jié)構(gòu)圖如5所示。

          模擬量I/O模塊結(jié)構(gòu)圖

          圖5 模擬量I/O模塊結(jié)構(gòu)圖

          4 ZigBee無線模塊硬件

          ZigBee技術是當前發(fā)展較為迅速且日趨成熟的一種無線通訊技術,采用國際通用免費頻段2.4 GHz,具有低功耗、低成本、低復雜度等優(yōu)點。ZigBee技術較易實現(xiàn)自動組網(wǎng),網(wǎng)絡容量大,可容納多達65 000個節(jié)點,網(wǎng)絡中的任意節(jié)點之間都可進行數(shù)據(jù)通訊。網(wǎng)絡具有星狀、樹狀和網(wǎng)狀網(wǎng)絡拓撲結(jié)構(gòu)。

          本系統(tǒng)采用的是TI公司生產(chǎn)的SOC芯片CC2430,內(nèi)置增強型的8051內(nèi)核,接口豐富,具有8 KB SDRAM,128 KB閃存,只需加上電源電路、晶振電路、天線而無需其它外部擴展即可配置為FFD(全功能器件)或RFD(簡化功能器件),因而硬件設計簡便,成本也相對較低,模塊采用串口與ARM系統(tǒng)通信。實物圖如圖6所示。

           實物圖

          圖6 實物圖

          5 系統(tǒng)分析測試

          網(wǎng)絡化在本系統(tǒng)中主要體現(xiàn)為兩個方面,一個是采用ZigBee構(gòu)成的無線網(wǎng)絡,用于無線數(shù)據(jù)采集。另一個則是Internet網(wǎng)絡,用于嵌入式系統(tǒng)與主控制端進行數(shù)據(jù)交互。并且,本系統(tǒng)測控I/O模塊符合標準測控電壓電流規(guī)格定義,并采用ZigBee無線技術,可實現(xiàn)簡單二次開發(fā)。經(jīng)軟件測試,該系統(tǒng)可完成不同物理量、本地或遠程、無線或有線以及一定精度與實時性的網(wǎng)絡測量控制,具備一般通用平臺的性能。

          6 結(jié)語

          網(wǎng)絡化是測控技術發(fā)展的一個重要方向,伴隨網(wǎng)絡技術的發(fā)展,也需要一種通用的平臺統(tǒng)一各分散的測控點。本文基于上述考慮,提出了通用網(wǎng)絡測控系統(tǒng)設計基本思想,也闡述了較為詳盡的硬件設計方案,該系統(tǒng)通用性好、網(wǎng)絡設計合理、成本低,并且易于產(chǎn)品化。經(jīng)簡單設置或二次開發(fā),該系統(tǒng)可應用于工業(yè)生產(chǎn)車間、智能家居,以及油田油井遙測等廣泛的行業(yè)和領域。



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();