基于ARM-WinCE平臺的時鐘同步設(shè)計
加入技術(shù)交流群
S3C2440A的數(shù)據(jù)線D[15：0]與DM9000的地址、數(shù)據(jù)復(fù)用數(shù)據(jù)線SD[15：0]連接用來實現(xiàn)S3C2440A與DM9000之間的數(shù)據(jù)傳輸。芯片選擇信號AEN與S3C2440A的片選使能信號nGSC4連接，當(dāng)訪問0x20000000-0x27FF FFFF這個范圍的地址時會激活片選使能信號nGCS4。DM9000默認(rèn)I／O基地址為300H。CMD引腳用于設(shè)置COMMAND模式，與S3C2440A的ADDR2連接CMD為高電平時，選擇數(shù)據(jù)端口。CMD為低電平時，選地址端口。數(shù)據(jù)端口和地址端口的地址碼由下式?jīng)Q定：
DM9000地址端口=高位片選地址+300H+0H
DM9000數(shù)據(jù)端口=高位片選地址+300H+4H
高位片選地址由S3C2440A芯片的nGCS4提供，即為：0x20000000。因此DM9000的地址IO基址為0x20000000，數(shù)據(jù)IO基址為0x2000 0004。向地址IO寫數(shù)據(jù)時不會激活A(yù)DDR2，CMD為低電平，所以向DM9000傳送的數(shù)據(jù)為地址，而向數(shù)據(jù)IO寫數(shù)據(jù)時會激活A(yù)DDR2，CMD為高電平，向DM9000傳送的數(shù)據(jù)為數(shù)據(jù)。S3C2440的輸出使能引腳nOE連接DM9000的讀引腳IOR，寫使能引腳nWE連接DM9000的寫引腳IOW。DM9000的中斷請求引腳INT連接S3C2440的外部中斷請求引腳EINT7，使得S3C2440A能夠響應(yīng)DM9000的中斷。
DM9000與DP83640之間通過標(biāo)準(zhǔn)MII接口連接，RXD[3：0]為接收數(shù)據(jù)線，TXD[3．0]為發(fā)送數(shù)據(jù)線，CRS為載波檢測信號，COL為沖突檢測信號，RX_DV為數(shù)據(jù)有效信號，RX_ER為接收錯誤信號，RX_CLK為接收時鐘信號，TX_CLK為發(fā)送時鐘信號，TX_EN為發(fā)送使能信號，MDIO是管理數(shù)據(jù)的輸入輸出雙向接口，MDC為管理數(shù)據(jù)接口提供時鐘信號。需要注意的是DM9000默認(rèn)使用片內(nèi)PHY，因此在驅(qū)動程序初始化DM9000時，必須主動置位網(wǎng)絡(luò)控制寄存器NCR的EXT_PHY位以選擇使用片外PHY即DP83640。
3 軟件設(shè)計
軟件設(shè)計分為兩個步驟：1)是基于DM9000和DP83640進(jìn)行以太網(wǎng)通信的驅(qū)動程序設(shè)計；2)是通過DP83640進(jìn)行時鐘同步的應(yīng)用程序設(shè)計。
本文使用WinCE5．0操作系統(tǒng)，WinCE5.0系統(tǒng)下網(wǎng)絡(luò)驅(qū)動程序的編寫必須符合網(wǎng)絡(luò)驅(qū)動接口規(guī)范NDIS(Network Driver Interface Stan dard)。NDIS的層次結(jié)構(gòu)如圖3所示，其中最上層的Winsock是提供給應(yīng)用層的接口。NDIS位于協(xié)議驅(qū)動層下面，硬件驅(qū)動Miniport Driver之上。協(xié)議驅(qū)動層通過調(diào)用NDIS封裝的接口函數(shù)，實現(xiàn)與底層硬件驅(qū)動的交互。WinCE下網(wǎng)絡(luò)驅(qū)動程序的設(shè)計主要是在NDIS構(gòu)架下，針對實際的硬件編寫代碼，實現(xiàn)相應(yīng)的中間層Miniport Driver接口函數(shù)。其主要完成的功能有：DM9000與DP83640的初始化；網(wǎng)絡(luò)數(shù)據(jù)包的發(fā)送；網(wǎng)絡(luò)數(shù)據(jù)的接收和中斷。本文引用地址：http://www.ex-cimer.com/article/149730.htm
實現(xiàn)了以太網(wǎng)通信的驅(qū)動程序的基礎(chǔ)上，用于時鐘同步功能的應(yīng)用程序通過UDP協(xié)議發(fā)送、接收時鐘同步報文，并進(jìn)行加入、提取和解析時間戳等操作，這些操作通過讀寫DP83640內(nèi)部的1588基本寄存器組(PTP 1588 BASEREGISTERS)和1588配置寄存器組(PIP 1588CONFIGURATION REGISTERS)完成。
4 結(jié)論
IEEE1588協(xié)議通過在以太網(wǎng)上發(fā)送和接收同步報文來實現(xiàn)時鐘同步，同步的精度取決于記錄報文發(fā)送和接收時間的時間戳的精度，因此要實現(xiàn)高精度的時鐘同步必須通過硬件支持在通信協(xié)議的底層加入和提取時間戳。本文通過在ARM-WinCE嵌入式系統(tǒng)平臺上設(shè)計了使用DP836 40芯片作為PHY收發(fā)器的以太網(wǎng)接口電路及其驅(qū)動程序，實現(xiàn)了IEEE1588協(xié)議在ARM-WinCE平臺上的移植，并達(dá)到了不低于1 μs的同步精度，為基于ARM-WinCE平臺的測試儀器組建分布式測試系統(tǒng)奠定了基礎(chǔ)。
評論