基于ARM雙內(nèi)核的平臺(tái)化網(wǎng)絡(luò)產(chǎn)品設(shè)計(jì)
加入技術(shù)交流群
半導(dǎo)體合作伙伴或系統(tǒng)集成商在946 DCP基礎(chǔ)上可進(jìn)行自身產(chǎn)品的開發(fā)，非常簡(jiǎn)便，各公司可根據(jù)各種不同的需求制造各種產(chǎn)品。為硬件與其它IP集成提供多種總線主、從端口，PrimeXsys平臺(tái)負(fù)責(zé)處理軟硬件開發(fā)過程。ARM的PrimeCell庫(kù)中還包括了其他外設(shè)許多外設(shè)IP。
PrimeXsys平臺(tái)的另一個(gè)關(guān)鍵價(jià)值為：在CPU內(nèi)核之上設(shè)立了新的IP標(biāo)準(zhǔn)，使第三方合作伙伴可以為PrimeXsys平臺(tái)提供不同的軟、硬件IP技術(shù)方案。
PrimeXsys技術(shù)基礎(chǔ)（圖3）提供了子系統(tǒng)級(jí)設(shè)計(jì)，包括CPU內(nèi)核和其他預(yù)集成的部件，為開發(fā)特殊應(yīng)用平臺(tái)提供穩(wěn)定的基礎(chǔ)設(shè)計(jì)。預(yù)集成部件至少應(yīng)使內(nèi)核具有裝載操作系統(tǒng)的能力。在以雙核技術(shù)為基礎(chǔ)的情況下，在預(yù)集成模塊中添加邏輯功能，是實(shí)現(xiàn)如內(nèi)核通信和調(diào)試等功能的必須條件。在其它基礎(chǔ)部件中綜合其他功能，適于創(chuàng)建子系統(tǒng)體系結(jié)構(gòu)，無(wú)需將該基礎(chǔ)部件建為特殊用途的產(chǎn)品。
與硬件子系統(tǒng)相同，技術(shù)基礎(chǔ)包括子系統(tǒng)的軟件部分--并不只是指預(yù)移植的操作系統(tǒng)，也指驅(qū)動(dòng)程序和軟件庫(kù)（對(duì)于特殊硬件模塊在基礎(chǔ)部件中的驅(qū)動(dòng)非常必要）。
ARM PrimeXsys技術(shù)基礎(chǔ)將作為特殊應(yīng)用的PrimeXsys平臺(tái)技術(shù)方案基礎(chǔ)。
雙核平臺(tái)刺激第三方公司開發(fā)軟硬件IP、提供如TCP/IP等功能（通過軟件協(xié)議堆棧）、安全處理如編/解碼運(yùn)算法則、提供關(guān)鍵技術(shù)方案和許多其他應(yīng)用軟件。
圖3. ARM PrimeXsys 946雙核平臺(tái)
雙核性能
決定系統(tǒng)性能的一些主要的參數(shù)包括CPU性能、存儲(chǔ)器帶寬、系統(tǒng)總線帶寬、中斷響應(yīng)延時(shí)等。
PrimeXsys雙核平臺(tái)體系結(jié)構(gòu)可為多種CPE產(chǎn)品提供充足的存儲(chǔ)帶寬。表2所示為946 DCP的存儲(chǔ)帶寬情況。
表2：PrimeXsys 946 DCP存儲(chǔ)帶寬。
*表2假設(shè)：
32位SDRAM
AHB存取模式--70％讀、30％寫
所有存取以字進(jìn)行
50％為四次觸發(fā)，30％為八次觸發(fā)，20％為16次觸發(fā)
存儲(chǔ)器存?。?br /> 50% bank open, correct page
30% bank closed
20% bank open, incorrect page
表3. 應(yīng)用產(chǎn)品帶寬需求。
*表3條件：
平均帶寬采用PCMCIA和USB接口，或Ethernet和USB接口，并不需要并口。
應(yīng)用產(chǎn)品帶寬需求如表3所述，提供了CPE接口的評(píng)估值。例如：存取點(diǎn)在802.11上，PCMCIA/USB1v1 轉(zhuǎn)接口需要21.5MB/s的峰值帶寬，以太網(wǎng)和USB2v0接口需要平臺(tái)提供至少為92MB/s的峰值存儲(chǔ)帶寬。
PrimeXsys開發(fā)
PrimeXsys平臺(tái)的目的是為了將預(yù)集成的IP優(yōu)勢(shì)發(fā)揮到極至。系統(tǒng)公司若要最大限度地體現(xiàn)平臺(tái)的價(jià)值，就必須提供在平臺(tái)上又快又準(zhǔn)確地建立其他技術(shù)方案的方法。為了達(dá)到此上目的，PrimeXsys系統(tǒng)，包括其他一些測(cè)試基準(zhǔn)，將保證開發(fā)進(jìn)程非常快速，并能最終開發(fā)出高質(zhì)量的設(shè)計(jì)產(chǎn)品。
AMBA的各項(xiàng)測(cè)試基準(zhǔn)將確保把IP加載到AMBA總線的同時(shí)可完全連接并符合AMBA片上總線標(biāo)準(zhǔn)。測(cè)試基準(zhǔn)，通常基于Verisity的測(cè)試基準(zhǔn)自動(dòng)控制語(yǔ)言E，迅速自動(dòng)生成功能測(cè)試、數(shù)據(jù)檢測(cè)、功能覆蓋分析、HDL仿真控制。PrimeXsys測(cè)試基準(zhǔn)提供系統(tǒng)集成和系統(tǒng)確認(rèn)。
同時(shí)也 提供軟件開發(fā)模型（SDM）。該開發(fā)模型包括：內(nèi)核的指令集模擬器（ISS）、運(yùn)行在ARMulator?測(cè)試環(huán)境下的附加IP模型（C語(yǔ)言）。雖然此種模式可運(yùn)行RTOS，但模擬速度限制了ARMulator在實(shí)際應(yīng)用產(chǎn)品測(cè)試時(shí)的速度。該環(huán)境對(duì)于驗(yàn)證寄存器的完整性、驅(qū)動(dòng)初始化和操作系統(tǒng)移植具有非常大的意義。
為了進(jìn)一步加快系統(tǒng)對(duì)基于FPGA的開發(fā)板的仿真速度，在得到硅芯原型前應(yīng)提供應(yīng)用開發(fā)和測(cè)試的環(huán)境。
調(diào)試多核系統(tǒng)
對(duì)于應(yīng)用產(chǎn)品來(lái)說，獲得雙核體系結(jié)構(gòu)具有非凡的意義，但是，對(duì)許多設(shè)計(jì)人員來(lái)說，調(diào)試雙核系統(tǒng)仍將遇到許多難題。
無(wú)論何時(shí)，RTOS將執(zhí)行若干線程。典型的應(yīng)用產(chǎn)品將執(zhí)行許多任務(wù)，如：編解碼、數(shù)據(jù)包處理等。若系統(tǒng)管理兩個(gè)通道，這將導(dǎo)致有一、兩個(gè)任務(wù)同時(shí)運(yùn)行，可能在同核上，也可能在異核上。因此，RTOS可能在兩個(gè)核之間切換運(yùn)行。
無(wú)論系統(tǒng)配置如何，成功的調(diào)試便是在各個(gè)階段都能跟蹤編碼執(zhí)行情況，從開始執(zhí)行任務(wù)，到發(fā)生中斷、上下文切換、數(shù)據(jù)處理。以不同的獨(dú)立調(diào)試系統(tǒng)調(diào)試獨(dú)立運(yùn)行在不同核上的編碼是非常困難的。
PrimeXsys 946 DCP提供了針對(duì)復(fù)雜的多線程應(yīng)用軟件進(jìn)行聯(lián)合調(diào)試的方法。946 DCP可在由多源（包括雙核、附加的IP等）產(chǎn)生的斷點(diǎn)處進(jìn)行交叉觸發(fā)。設(shè)計(jì)者可使用觸發(fā)器設(shè)置觸發(fā)點(diǎn)和單步運(yùn)行，調(diào)試非常簡(jiǎn)單，就如同在調(diào)試一個(gè)單核系統(tǒng)。ARM RealView多核調(diào)試器結(jié)合了一個(gè)仿真器和一個(gè)調(diào)試器，可對(duì)ARM的多核系統(tǒng)進(jìn)行內(nèi)核的同步調(diào)試。
小結(jié)
CPE產(chǎn)品中的片上系統(tǒng)應(yīng)具有優(yōu)異的性能和低功耗特性，并能快速上市且開發(fā)費(fèi)用低廉。CPE產(chǎn)品只有具有上述特性，產(chǎn)品才能獲得成功。ARM的PrimeXsys雙核平臺(tái)將能縮短產(chǎn)品上市時(shí)間、降低投資風(fēng)險(xiǎn)、帶來(lái)更具競(jìng)爭(zhēng)力的片上系統(tǒng)技術(shù)方案基礎(chǔ)平臺(tái)。
通過類似于ARM體系結(jié)構(gòu)的方法，把PrimeXsys平臺(tái)建立為業(yè)界標(biāo)準(zhǔn)，將使ARM的合作伙伴們通過與ARM的合作關(guān)系受益，同時(shí)可以從第三方持續(xù)獲得各類創(chuàng)新的軟、硬件IP。本文引用地址：http://www.ex-cimer.com/article/149799.htm
評(píng)論