介紹TMS320VC5509的二次引導(dǎo)加載方法

引 言

嵌入式系統(tǒng)是“控制、監(jiān)視或者輔助裝置、機(jī)器和設(shè)備運(yùn)行的裝置”（devices used to control, monitor, or assist the operatiON of equipment, machinery or plants）。從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機(jī)械等附屬裝置。目前國(guó)內(nèi)一個(gè)普遍被認(rèn)同的定義是：以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，適用于應(yīng)用系統(tǒng)，對(duì)功能、對(duì)可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。

在嵌入式系統(tǒng)中，微處理器的運(yùn)行程序通常保存在其內(nèi)部或外部非易失性存儲(chǔ)器（如EPROM、EEPROM或Flash）中。對(duì)中低速的微處理器來說，系統(tǒng)運(yùn)行時(shí)程序可直接從非易失性存儲(chǔ)器讀取并解釋執(zhí)行；對(duì)高速微處理器來說，非易失性存儲(chǔ)器的讀取速度較低，不能滿足系統(tǒng)運(yùn)行時(shí)程序代碼直接讀取的要求，需采用引導(dǎo)加載（Boot-load）方式將程序代碼從低速非易失性存儲(chǔ)器中加載到高速的存儲(chǔ)器（如SRAM或DRAM）中，系統(tǒng)運(yùn)行時(shí)直接從高速存儲(chǔ)器中讀取程序代碼，實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。微處理器用一片或少數(shù)幾片大規(guī)模集成電路組成的中央處理器。這些電路執(zhí)行控制部件和算術(shù)邏輯部件的功能。微處理器與傳統(tǒng)的中央處理器相比，具有體積小，重量輕和容易模塊化等優(yōu)點(diǎn)。微處理器的基本組成部分有：寄存器堆、運(yùn)算器、時(shí)序控制電路，以及數(shù)據(jù)和地址總線。微處理器能完成取指令、執(zhí)行指令，以及與外界存儲(chǔ)器和邏輯部件交換信息等操作，是微型計(jì)算機(jī)的運(yùn)算控制部分。它可與存儲(chǔ)器和外圍電路芯片組成微型計(jì)算機(jī)。

1 DSP上電加載分析

TMS320VC5509（簡(jiǎn)稱“5509”）是TI公司的一款高性能、低功耗的定點(diǎn)數(shù)字信號(hào)處理芯片。5509片內(nèi)具有128K字高速靜態(tài)RAM，內(nèi)部只讀ROM中固化了引導(dǎo)加載程序（Bootloader）。5509引導(dǎo)表格式如圖1所示。

從引導(dǎo)表的格式可以看出，引導(dǎo)加載程序首先讀入雙字程序入口地址，然后讀入需要修改的寄存器數(shù)，接著是寄存器地址以及賦值，再讀入段字節(jié)數(shù)、段起始地址以及段內(nèi)容，引導(dǎo)表以讀入雙字的O值為結(jié)束，讀完引導(dǎo)表后跳轉(zhuǎn)到加載程序入口執(zhí)行。

下面分別針對(duì)固化引導(dǎo)程序中的并行加載方式（16位）以及串行加載方式（16位SPI接口EEPROM），來分析DSP上電加載可能遇到的問題。

對(duì)16位并行加載方式，默認(rèn)從片外擴(kuò)展地址0x200000（5509對(duì)應(yīng)片選引腳輸出為CEl）開始讀入引導(dǎo)表，由于TQFP封裝的5509內(nèi)部24根地址線只引出了14根，因此并行加載方式只能尋址外部214=16K字存儲(chǔ)空間，對(duì)超過16K字長(zhǎng)的引導(dǎo)表，引導(dǎo)程序無法加載。

對(duì)16位SPI接口的EEPROM串行加載方式，5509默認(rèn)利用其同步串口0（McBSP0）來模擬SPI接口，引導(dǎo)程序固定收發(fā)時(shí)鐘為DSP時(shí)鐘頻率的244分頻。由于引導(dǎo)加載過程中，5509時(shí)鐘頻率等于外部晶振頻率，因此對(duì)于24MHz時(shí)鐘頻率，加載頻率約為100kHz，對(duì)于一段僅10K字長(zhǎng)的引導(dǎo)程序，完成加載需要244×lO×103×16／24×106≈1.63s。

針對(duì)以上兩種加載方式存在的問題，提出了利用二次引導(dǎo)加載方式來解決的辦法。

二次引導(dǎo)加載是采用引導(dǎo)加載的原理，在上電復(fù)位時(shí)，DSP內(nèi)部固化的引導(dǎo)程序?qū)⒁粋€(gè)自編的引導(dǎo)程序加載到片內(nèi)，然后通過二次引導(dǎo)加載程序?qū)⒆罱K需要執(zhí)行的程序加載到DSP中，從而實(shí)現(xiàn)更加靈活的程序加載。

2 并行方式下的二次加載設(shè)計(jì)

針對(duì)16位并行加載方式中存在的加載程序容量有限的問題，并行二次加載方案中利用DSP的GPIO口來擴(kuò)展地址線，解決大于16K字程序的加載問題。這里使用兩片鐵電存儲(chǔ)器FM18L08（32K×8位）作為32K字外擴(kuò)程序存儲(chǔ)器，55509地址線A[l3：1]與鐵電存儲(chǔ)器地址線A[12：0]相連，擴(kuò)展5509的通用I／O口GPIO[7：6]，用作高位地址線與鐵電存儲(chǔ)器地址線A[14：1 3]相連。在二次引導(dǎo)加載程序中，利用軟件控制GPIO[7：6]輸出高低電平，來達(dá)到控制高位地址線的目的，電路如圖2所示。General Purpose Input Output （通用輸入/輸出）簡(jiǎn)稱為GPIO，或總線擴(kuò)展器，利用工業(yè)標(biāo)準(zhǔn)I2C、SMBus?或SPI?接口簡(jiǎn)化了I/O口的擴(kuò)展。當(dāng)微控制器或芯片組沒有足夠的I/O端口，或當(dāng)系統(tǒng)需要采用遠(yuǎn)端串行通信或控制時(shí)，GPIO產(chǎn)品能夠提供額外的控制和監(jiān)視功能。每個(gè)GPIO端口可通過軟件分別配置成輸入或輸出。Maxim的GPIO產(chǎn)品線包括8端口至28端口的GPIO，提供推挽式輸出或漏極開路輸出。提供微型3mm x 3mm QFN封裝。

在程序加載過程中，由于并行二次引導(dǎo)加載程序?qū)σ龑?dǎo)表的讀入方式與固化引導(dǎo)程序相同（不同的地方，只是在于如何尋址大于16K字程序地址），因此省略了流程圖中具體讀引導(dǎo)表的步驟。

在二次加載程序中，加載開始之后，首先設(shè)置GPIO[7：6]為00h，讀入第1頁數(shù)據(jù)。如果程序在計(jì)數(shù)到8K之后仍未讀完，則對(duì)GPIO[7：6]修改翻頁，進(jìn)行下一個(gè)8K的讀入。

并行二次加載程序流程如圖3所示。

3 串行方式下的二次加載設(shè)計(jì)

針對(duì)串行加載存在的加載速度低的問題，采用二次加載方案，自行設(shè)定同步串口時(shí)鐘分頻倍數(shù)，以較快的速度完成程序的加載。加載的速度，就只受到外部SPI接口的EERPOM速度限制。通用SPI接口EEPROM（如Atmel公司的AT25256）速度一般均可達(dá)到1Mbps以上。下面以外接12MHz晶振為例，DSP內(nèi)部2倍頻之后，同步串口0時(shí)鐘按照12分頻，串行加載電路如圖4所示。

串行二次加載程序中，初始化部分對(duì)DSP及其同步串口O相應(yīng)控制器進(jìn)行設(shè)置，使SPI接口時(shí)鐘工作在2MHz。然后采用與DSP固化引導(dǎo)程序相同的方式，利用GPIO4以及同步串口O模擬SPI接口對(duì)EEPROM進(jìn)行順序讀入。讀完之后，跳轉(zhuǎn)到程序入口執(zhí)行。

程序流程如圖5所示。

4 結(jié)論

二次加載方法克服了5509固化引導(dǎo)加載程序的弊端，可以根據(jù)不同的條件，實(shí)現(xiàn)比較靈活的加載方式。二次引導(dǎo)加載程序采用匯編語言編寫，代碼簡(jiǎn)單短小。經(jīng)實(shí)際驗(yàn)證，以上兩種二次引導(dǎo)加載方式均能成功加載。

以上介紹的二次加載方法不僅可用在5509DSP中，同樣也可以利用在其他類似的高速微處理器系統(tǒng)引導(dǎo)加載方案中，實(shí)現(xiàn)靈活的程序加載。對(duì)高速DSP采集系統(tǒng)的設(shè)計(jì)應(yīng)用有比較好的實(shí)際借鑒價(jià)值。