AD9850實(shí)現(xiàn)嵌入式信號源設(shè)計(jì)

引 言

　　信號源是現(xiàn)代電子系統(tǒng)的重要組成部分，在通信、測控、導(dǎo)航、雷達(dá)、醫(yī)療等領(lǐng)域有著廣泛的應(yīng)用，而且信號源作為現(xiàn)代電子產(chǎn)品設(shè)計(jì)和生產(chǎn)中的重要工具，必須滿足高精度、高速度、高分辨率、頻率可調(diào)等要求。

該設(shè)計(jì)采用直接數(shù)字頻率合成(DDS)技術(shù)，使用DDS芯片AD9850與超低功耗的MSP430F149單片機(jī)配合，可輸出精確控制的正弦波和方波信號。在控制流程中，通過4x 4矩陣鍵盤設(shè)定頻率值，MSP430為AD9850計(jì)算頻率控制字，并且將頻率控制字通過串行方式寫入其中，結(jié)合鍵盤上步進(jìn)調(diào)節(jié)增量“1 Hz”，“10 Hz”，“100 Hz”鍵，使得頻率可以精確到步長為1 Hz的調(diào)節(jié);產(chǎn)生正弦波時(shí)，經(jīng)過低通濾波器濾除信號的高頻分量，通過增益可調(diào)的寬帶放大器放大輸出所需信號。如果接到AD9850內(nèi)部的高速比較器上，即可直接輸出一個(gè)抖動很小的方波，系統(tǒng)通過字符型液晶屏1602顯示設(shè)定頻率和其他信息。實(shí)驗(yàn)結(jié)果顯示，輸出信號頻率范圍在1 Hz～10 MHz，且無明顯失真;輸出信號頻率實(shí)現(xiàn)1 Hz，10 Hz，100 Hz三級步進(jìn)調(diào)節(jié)，頻率精度0.01 Hz，頻率轉(zhuǎn)換速度1 ms，輸出幅度范圍1～10 V。

該設(shè)計(jì)的創(chuàng)新點(diǎn)在于：將DDS芯片AD9850與超低功耗的MSP430F149單片機(jī)結(jié)合，提出了具有較高性價(jià)比和集成度、低功耗的嵌入式信號源設(shè)計(jì)方案;并且AD9850與MSP430F149采用串行連接方式，節(jié)省單片機(jī)的I/O資源，便于系統(tǒng)的功能擴(kuò)展和產(chǎn)品升級。該信號源具有精度高，頻率范圍寬，頻率輸出穩(wěn)定，體積小，功耗低，控制靈活方便的特點(diǎn)，可廣泛應(yīng)用于日常教學(xué)和科研工作中，如果再經(jīng)過結(jié)構(gòu)優(yōu)化，將具有良好的市場前景。

　　1 系統(tǒng)設(shè)計(jì)

　　1.1 DDS技術(shù)原理與結(jié)構(gòu)

　　DDS技術(shù)是一種用數(shù)字控制信號的相位增量技術(shù)，具有頻率分辨率高，穩(wěn)定性好，可靈活產(chǎn)生多種信號的優(yōu)點(diǎn)。一個(gè)DDS信號發(fā)生器由相位累加器、波形數(shù)ROM表、D/A轉(zhuǎn)換器以及模擬低通濾波器LPF組成，原理框圖如圖1所示。DDS技術(shù)的核心是相位累加器。相位累加器在穩(wěn)定時(shí)鐘信號的控制下產(chǎn)生讀取數(shù)據(jù)的地址值，隨后通過查表變換，地址值被轉(zhuǎn)化為信號波形的數(shù)字幅度序列，再由數(shù)/模變換器(D/A)將代表波形幅度的數(shù)字序列轉(zhuǎn)化為模擬電壓;最后經(jīng)由低通濾波器將D/A輸出的階梯狀波形平滑為所需的連續(xù)波形。DDS信號發(fā)生器通過改變相位增量寄存器的值△phase(每個(gè)時(shí)鐘周期的度數(shù))來改變輸出頻率。每當(dāng)N位全加器的輸出鎖存器接收到一個(gè)時(shí)鐘脈沖時(shí)，鎖存在相位增量寄存器中的頻率控制字就與N位全加器的輸出相加。在相位累加器的輸出被鎖存后，它就作為波形存儲器的一個(gè)尋址地址，該地址對應(yīng)波形存儲器中的內(nèi)容就是一個(gè)波形合成點(diǎn)的幅度值，然后經(jīng)D/A轉(zhuǎn)換變成模擬值輸出。當(dāng)下一個(gè)時(shí)鐘到來時(shí)，相位累加器的輸出又加一次頻率控制字，使波形存儲器的地址處于所合成波形的下一個(gè)幅值點(diǎn)上。最終，相位累加器檢索到足夠的點(diǎn)就構(gòu)成了整個(gè)波形。合成信號的波形取決于ROM表中的幅度序列，通過修改數(shù)據(jù)可以產(chǎn)生任意波形，如果要產(chǎn)生多種波形，只需把所需的多種波形數(shù)據(jù)存放到波形ROM表中。

　　DDS系統(tǒng)輸出正弦波的頻率計(jì)算公式為：

　　式中：fo為輸出正弦波的頻率;fo為系統(tǒng)的時(shí)鐘頻率;FSW為頻率控制字;N為相位累加器的字長，頻率控制字與輸出頻率成正比。由取樣定理，所產(chǎn)生的信號頻率能超過時(shí)鐘頻率的50 %，在實(shí)際應(yīng)用中，為了保證信號的輸出質(zhì)量，輸出頻率不要高于時(shí)鐘頻率的33 %，以避免混疊或諧波落入有用輸出頻帶內(nèi)。

　　DDS的頻率分辨率定義為：

　　由于基準(zhǔn)時(shí)鐘的頻率一般固定，因此相位累加器的位數(shù)決定了頻率分辨率;位數(shù)越多，分辨率越高。

　　該信號源采用DDS專用芯片AD9850產(chǎn)生正弦信號。AD9850采用CMOS工藝，其功耗在3.3 V供電時(shí)為155 mW，擴(kuò)展工業(yè)級溫度范圍為-40～+80℃，采用28腳SSOP表面封裝形式，AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。AD9850支持的時(shí)鐘輸入最高為125 MHz，頻率控制字的位數(shù)為32位。由式(2)可以計(jì)算出在125 MHz時(shí)鐘輸入時(shí)分辨率為0.021 9 Hz，該設(shè)計(jì)中選用30 MHz的有源晶振，故其分辨率按式(2)計(jì)算得0.006 9 Hz。