基于ARM的心電信號處理系統(tǒng)設計
加入技術交流群
USBD 12的D0～D7腳分別連接S3C44B0X的數(shù)據(jù)總線D0～D7，A0連接S3C44B0X的地址總線ADR0 ，A0是地址位，當A0=1時，選擇命令指令;A0=0，選擇數(shù)據(jù)。J8是USB從接口(slave)，可以通過USB電纜連接到PC的USB口。如圖3
圖3 USB接口電路
3 FLASH ROM電路設計
在心電信號處理系統(tǒng)中，S3C44B0X是硬件部分的中央處理器，而實時操作系統(tǒng)μC/OS-II是硬件資源的調(diào)度中心，在每次系統(tǒng)初始化之后，由S3C44B0X將其復制到SDRAM中后，再進行應用程序的執(zhí)行。如圖4所示的事SST公司生產(chǎn)的容量為1M×16bit的多用途FLASH存儲器SST39VF160。
圖4 ARM與FLASH接口電路
當S3C44B0X復位時，它立即從0x00000000地址處開始取指令執(zhí)行。因此，系統(tǒng)啟動代碼放在了地址0x00000000處，并把定位在0x00000000處的存儲器稱為BOOT ROM，在ARM系統(tǒng)中，通常都采用能夠快速讀取并方便重新寫入的Flash ROM作為BOOT ROM。處理器對Flash ROM的接口不需要任何軟件上的設置。
4 片外主存SDRAM的接口電路設計
在實時操作系統(tǒng) μC/OS-II中，每個任務都有獨立的堆棧，并且是由連續(xù)的內(nèi)存空間組成。在心電信號的傳輸過程中，還需要一個緩沖區(qū)進行數(shù)據(jù)的存儲，包括系統(tǒng)軟件運行所需要的堆棧等。這些都需要系統(tǒng)的主存來分配空間。
S3C44B0X內(nèi)部只有8KB的緩存，沒有能用來運行程序和存放臨時數(shù)據(jù)的RAM，所以必須外接SDRAM作為片外主存。S3C44B0X與SDRAM如圖5所示。
圖5 S3C44B0X與SDRAM的連接圖
評論