VC5402與外部存儲(chǔ)器的接口設(shè)計(jì)

作為DSP 芯片與外界交換數(shù)據(jù)的重要關(guān)口,外擴(kuò)存儲(chǔ)器接口的優(yōu)劣程度直接影響著DSP 的適應(yīng)性和控制功能,同時(shí),高性能、靈活性強(qiáng)的外部存儲(chǔ)器接口也是利用DSP 搭建圖像采集處理系統(tǒng)的重要保證。基于上述原因,本文提出了一種基于CPLD 的VC5402 存儲(chǔ)器擴(kuò)展方案,此方法具有接口靈活、調(diào)試方便的優(yōu)點(diǎn)。

　 圖像采集處理系統(tǒng)中資源的配置情況

為了更方便地了解VC5402 與外部存儲(chǔ)器的接口設(shè)計(jì),本文首先介紹在設(shè)計(jì)的圖像采集處理系統(tǒng)中VC5402的資源配置狀況。

VC5402 有3 個(gè)比特位(MP/ MC # ,OVL Y,DROM)共同影響著存儲(chǔ)器的結(jié)構(gòu),用戶可以根據(jù)需要修改PMST的值來配置存儲(chǔ)空間。

本文采用了微處理器模式,設(shè)置MP/ MC # = 1 ,片上4 k 字的ROM 不映射到程序區(qū),即ROM 不可訪問。設(shè)置OVL Y= 0 ,片內(nèi)16 k 字的RAM 不映射到程序存儲(chǔ)器,使64 k 字的程序存儲(chǔ)空間全部配置成外部存儲(chǔ)器,利用2 片SRAM(記為SRAM1 ,SRAM2) 存放采集到的圖像數(shù)據(jù)。

DSP 每執(zhí)行一次復(fù)位,都將DROM 清零,在系統(tǒng)中沒有改變?cè)摫忍匚坏脑O(shè)置, 這樣使得數(shù)據(jù)存儲(chǔ)空間的低48 k 字全都對(duì)應(yīng)外部存儲(chǔ)器,其中低32 k 字空間映射為外掛FLASH ,用來存放引導(dǎo)程序、中斷矢量表和用戶代碼等內(nèi)容,其他16 k 字的空間映射為SRAM(記為SRAM3)用來存放數(shù)據(jù)處理的結(jié)果。

對(duì)于擴(kuò)展程序存儲(chǔ)空間、擴(kuò)展數(shù)據(jù)存儲(chǔ)空間所需要的時(shí)延可以通過軟件編程的方法對(duì)DSP 的等待狀態(tài)寄存器(SWWSR) 進(jìn)行設(shè)置,使之達(dá)到最快速度。這樣就避免了使用硬件進(jìn)行握手通信,簡化了接口的設(shè)計(jì)。

　 程序存儲(chǔ)器的擴(kuò)展

系統(tǒng)中實(shí)際采集到的圖像數(shù)據(jù)量大約有1 M ×8 b ,而VC5402 的數(shù)據(jù)空間只有64 k 字,并且VC5402 內(nèi)部具有16 k 字的隨機(jī)存儲(chǔ)器和4 k 字的只讀存儲(chǔ)器,遠(yuǎn)遠(yuǎn)不能滿足存儲(chǔ)要求,因此需要將數(shù)據(jù)空間擴(kuò)展到1 MB才能實(shí)現(xiàn)圖像數(shù)據(jù)的存儲(chǔ)。由于VC5402 的程序空間可以擴(kuò)展到1 M ×16 b ,而且具有專門訪問擴(kuò)展存儲(chǔ)器的指令?？紤]到數(shù)據(jù)空間擴(kuò)展的復(fù)雜性,我們將采集到的圖像數(shù)據(jù)直接存放在擴(kuò)展的程序空間中。系統(tǒng)中選用兩片SRAM( IS61LV5128AL–12) 用來存放原始數(shù)據(jù),IS61LV5128AL–12 芯片是512 k ×8 b 的高速CMOS 靜態(tài)存儲(chǔ)器,存取速度為12 ns。

兩片存儲(chǔ)器接口的實(shí)現(xiàn)方案設(shè)計(jì)如圖1 所示.其中SRAM-CE1 ,SRAM-CE2 ,OE ,WE分別為2 片SRAM 的片選信號(hào)、讀使能信號(hào)、寫使能信號(hào),這些邏輯組合是通過CPLD 實(shí)現(xiàn)的。仿真波形圖如圖2 所示。

進(jìn)行程序空間擴(kuò)展時(shí),DSP 地址線的A (0) ～A (19)位都是有效的。VC5402 的程序空間被組織為16 頁,每頁64 k 字。內(nèi)部64 k 字的程序空間可以直接訪問,當(dāng)訪問超過64 k 字的程序區(qū)時(shí),DSP 并不能提供直接訪問XPC寄存器的指令(程序空間是按頁進(jìn)行管理的,頁地址放在XPC 寄存器中) ,這時(shí)使用WRITA 和READA 這兩條指令可以對(duì)高端程序空間進(jìn)行訪問,要么把數(shù)據(jù)空間的數(shù)據(jù)送到程序空間,要么把程序空間的數(shù)據(jù)送到數(shù)據(jù)空間,采用累加器尋址方案才能影響XPC 寄存器的值。

這種方案的優(yōu)點(diǎn)在于:不用進(jìn)行數(shù)據(jù)區(qū)的擴(kuò)展,直接利用VC5402 可擴(kuò)展的程序區(qū),簡單方便。

　數(shù)據(jù)存儲(chǔ)器空間的擴(kuò)展

脫機(jī)運(yùn)行是此系統(tǒng)最主要的特點(diǎn),所以必須考慮到存放脫機(jī)程序這一問題。在采集處理系統(tǒng)中,將存放程序的FLASH 映射在VC5402 的數(shù)據(jù)空間,由于圖像處理算法的復(fù)雜性,只靠VC5402 的數(shù)據(jù)空間難以滿足需求,因此需要對(duì)VC5402 進(jìn)行數(shù)據(jù)空間擴(kuò)展。

系統(tǒng)中選用了FLASH 存儲(chǔ)器SST39VF400A ,該芯片的容量是256 k ×16 b ,他是一種低電源電壓芯片,工作電壓為3. 3 V ,速度是70 ns ,能和VC5402 實(shí)現(xiàn)無縫接口,數(shù)據(jù)保存時(shí)間超過100 年,他具有容量大、掉電后數(shù)據(jù)不丟失、可在線快速讀寫、可整片或者分頁擦除等特點(diǎn),同時(shí)由于其內(nèi)部已經(jīng)固化了相應(yīng)的程序,使用時(shí)只需向特定的地址寫入特定的命令字序列,這樣使得SST39VF400A 的讀寫操作非常簡單靈活。

另外,擴(kuò)展了64 k ×16 b 的SRAM( SRAM3 ,型號(hào)為CY7C1021) 用來存放數(shù)據(jù)處理的結(jié)果,映射到VC5402 的外部數(shù)據(jù)空間。CY7C1021 除了電源和地以外,還有幾個(gè)關(guān)鍵信號(hào)引腳如CE # ,WE # ,OE # ,BL E ,BHE 等。BL E決定該芯片的低字節(jié)是否有效,即數(shù)據(jù)位的低8 位是否有效,而BHE 則決定芯片的高字節(jié)(高8 位) 是否有效,引腳為低電平時(shí)有效。因?yàn)閂C5402 的數(shù)據(jù)線為16 位,即其所用的寄存器和存儲(chǔ)器都應(yīng)該是16 位, 所以應(yīng)該將CY7C1021 的高低字節(jié)都使能,使其有效,將BHE ,BL E 通過360 Ω的電阻接地。

VC5402 的真正I/ O 引腳只有2 個(gè)BIO # 和XF ,而且是單向的,這樣他的I/ O 引腳太少,滿足不了設(shè)計(jì)的要求。本方案將VC5402 的數(shù)據(jù)總線D[ 0 :2 ]擴(kuò)展為通用I/ O 口來彌補(bǔ)I/ O 口的不足。數(shù)據(jù)空間擴(kuò)展的具體方法: 將CPLD 作為DSP 的1 個(gè)I/ O 口,DSP 的數(shù)據(jù)線D[ 0 :2 ] 接至CPLD 的輸入端。當(dāng)DSP 的I/ O 選通信號(hào)IOSTRB #和IS # 有效時(shí), DSP 通過這個(gè)I/ O 向CPLD 寫數(shù)據(jù)D[ 0 :2 ] ,在CPLD 內(nèi)部進(jìn)行邏輯組合,完成數(shù)據(jù)鎖存,等到數(shù)據(jù)選通信號(hào)有效時(shí),將鎖存的數(shù)據(jù)輸出,產(chǎn)生分頁信號(hào)Page[ 0 :2 ] ,分別接在FLASH 和SRAM3 的高端地址上。

要訪問擴(kuò)展的數(shù)據(jù)空間,必須通過CPLD 產(chǎn)生的頁信號(hào)進(jìn)行選擇。256 k ×16 b 的FLASH 被組織為8 頁,每頁為32 k字長,信號(hào)Page2 , Page1 , Page0 負(fù)責(zé)對(duì)FLASH 各頁進(jìn)行選擇。64 k ×16 b 的SRAM3 被劃分為4 頁,每頁為16 k字長,信號(hào)Page1 , Page0 負(fù)責(zé)對(duì)各頁進(jìn)行選擇。在Flash中,每頁的32 k 字被映射到數(shù)據(jù)空間的08000 H ～0FFFFH 區(qū)域;在SRAM3 中,每頁的16 k 字被映射到數(shù)據(jù)空間的04000 H～07FFFH。頁信號(hào)產(chǎn)生的程序如下:

CPLD-CS = DSP-IS OR (NOT DSP -A7) ;

CPLD-CS-IO = CPLD-CS OR DSP-RW

OR DSP-IOSTRB ;

CPLD-CS-M = DSP-DS OR DSP-MSTRB

OR DSP-RW;

PROCESS(CPLD-CS-IO ,CPLD-CS-M)

BEGIN

IF CPLD-CS-IO =′0′THEN

QQ = DSP-D ;

END IF ;

IF CPLD-CS-M =′0′THEN

Q = QQ ;

END IF ;

END PROCESS ;

認(rèn)真分析了本方案中VC5402 數(shù)據(jù)存儲(chǔ)空間的分配特點(diǎn)后,使用VC5402 的DSP A15 和數(shù)據(jù)選通信號(hào)DS #的邏輯組合來選通FLASH 和SRAM3 ,具體的連接如圖3所示,其轉(zhuǎn)換邏輯由CPLD 編程實(shí)現(xiàn)。

外擴(kuò)FLASH 和SRAM 的讀寫控制信號(hào)的邏輯也是在CPLD 中實(shí)現(xiàn)的,數(shù)據(jù)存儲(chǔ)器擴(kuò)展所需控制信號(hào)的仿真波形圖如圖4 所示。