基于NiosⅡ的電能質(zhì)量監(jiān)測系統(tǒng)設(shè)計

在電力系統(tǒng)的電能質(zhì)量參數(shù)檢測中，利用可編程邏輯器件的可在線編程特點和SoPC的技術(shù)優(yōu)勢，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)，探討了處理諧波數(shù)據(jù)的FFT算法和硬件系統(tǒng)結(jié)構(gòu)的設(shè)計，可實現(xiàn)對電能信號的采集、處理、存儲與顯示等功能，達(dá)到了實時系統(tǒng)的要求。

　　引言

　　電能質(zhì)量監(jiān)測系統(tǒng)大多以微控制器或(與)DSP為核心的軟硬件平臺結(jié)構(gòu)以及相應(yīng)的設(shè)計開發(fā)模式，存在著處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應(yīng)用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)?？蓪崿F(xiàn)對電能信號的采集、處理、存儲與顯示等功能，實現(xiàn)了實時系統(tǒng)的要求。

　　1 系統(tǒng)概述

　　1.1 電能質(zhì)量檢測系統(tǒng)的基本原理

　　電能質(zhì)量監(jiān)測主要是對電能質(zhì)量各參數(shù)進(jìn)行實時監(jiān)測和記錄，其功能流程為：把電網(wǎng)中的電壓、電流經(jīng)過PT、CT變成-5～+5 V的電壓信號、1～2 mA的電流信號，預(yù)處理后進(jìn)行采樣，對采樣值進(jìn)行數(shù)據(jù)處理，處理結(jié)果可以存儲在數(shù)據(jù)存儲單元，也可以通過通信模塊與計算機終端進(jìn)行通信，根據(jù)需要控制且查看處理結(jié)果。其系統(tǒng)基本原理方框圖如圖1所示。

　　1.2 算法介紹

　　本文在處理諧波數(shù)據(jù)時，采用基2的DIT方式的FFT算法。傳統(tǒng)的基2算法的蝶形圖中輸入采用的是按碼位顛倒的順序排放的，輸出是自然順序。同一位置不同級的蝶形的輸入數(shù)據(jù)的位置不固定，難以實現(xiàn)循環(huán)控制，用FPGA編程時難以并行實現(xiàn)，通過對傳統(tǒng)的基2蝶形圖分析，調(diào)整其旋轉(zhuǎn)因子的位置，使得各級蝶形圖一致，如圖2所示，可以實現(xiàn)循環(huán)控制。

　　這種結(jié)構(gòu)的輸入是順序的，而輸出是位反碼的，每級的旋轉(zhuǎn)因子都是放在FPGA的片內(nèi)ROM里的。調(diào)整后的旋轉(zhuǎn)因子的尋址有一定規(guī)律，對于N點的FFT(N=2k，K為級數(shù))，旋轉(zhuǎn)因子有，…，，共N/2個，將他們按位碼倒序的形式排成一個含有N/2個元素的數(shù)組，記為：，，則第i級(i=O.1，2，…，K-1)的旋轉(zhuǎn)因子排列順序是W(O)，W(1)，W(2)，…，W(2i)重復(fù)2k-i-l次得到的。其特點是每級的輸入、輸出數(shù)據(jù)的順序是不變的，因此每級幾何結(jié)構(gòu)是固定的。用這種結(jié)構(gòu)尋址方便，易于用FPGA編程，實現(xiàn)內(nèi)部并行的FFT硬件結(jié)構(gòu)，從而明顯加快FFT的運算速度。

　　2 電能質(zhì)量檢測系統(tǒng)硬件設(shè)計

　　2.1 A/D轉(zhuǎn)換器

　　根據(jù)實測數(shù)據(jù)，如果采用12位分辨率的A/D轉(zhuǎn)換芯片，對15次諧波而言至少會引起1.67%的誤差，而在實際諧波測量中一般測到30次或更多次諧波，因此現(xiàn)場監(jiān)測單元中A/D轉(zhuǎn)換器的分辨率應(yīng)保證為14位或14位以上。本文采用AD73360作為采樣系統(tǒng)的模數(shù)轉(zhuǎn)換芯片。它的六路輸入通道可被分為三對，以分別對應(yīng)電力系統(tǒng)中的三相。該芯片可以8 kHz，16 kHz，32 kHz，64 kHz的采樣速率同時進(jìn)行六通道的信號采樣。AD73360可滿足裝置對高速采樣的要求。AD73360與FPGA的連接如圖3所示。

上一頁 1 2 3 下一頁