基于DSP和FPGA的多波形雷達回波中頻模擬器實現(xiàn)

　　3.1 數(shù)字延時模塊

　　對于脈沖的數(shù)字延遲的實現(xiàn)，方法1是將DSP計算得到的延時時鐘個數(shù)值D，轉換為N位的二進制碼，利用二進制碼進行控制?？刹捎萌鐖D2基于寄存器的方法實現(xiàn)，這種方法優(yōu)點是沒有固定延遲，最小可實現(xiàn)零延遲。但當N增大時，此法耗費的FPGA觸發(fā)器資源呈幾何級數(shù)增加，因此，不適用于需要實現(xiàn)很大延時的場合。

　　方法2是采用如圖3所示的存儲轉發(fā)的方式，具體是：將輸入的待延時脈沖，用延時時鐘采樣后，以左端口地址A在每個延時時鐘周期遞增加1寫入單bit的雙口RAM中，右端口以地址B在每個延時時鐘周期遞增加1進行按序讀取，左右端口操作到(2N+1-1)的上限地址后自動返回0地址繼續(xù)各自遞增操作。地址A和地址B滿足：B=A—D。D為需要的延時時鐘個數(shù)值。當A

　　方法2避免了大延時情況下觸發(fā)器資源過度耗費，但存在固定延時，另當延時時鐘頻率很高時，雙口RAM的讀寫速度難以滿足要求。因此，本系統(tǒng)在實踐中對方法2進行了改進設計，如圖4所示。

　　本設計將待延時的脈沖經(jīng)延時時鐘采樣后，經(jīng)串并轉換形成16 b的數(shù)據(jù)，每16個延時時鐘完成一次串/并轉換，并輸出一個16 b寬度的雙口RAM的左端口寫時鐘，地址A仍按序累加。將地址A末位補上四個“1”構成寬地址x;x—D=Y(補碼形式);式中：D為DSP計算的延時時鐘個數(shù)值。將Y(二進制)的低四位提取出來作為碼值C;其余高位構成圖中雙端口RAM的右端口讀地址。其讀時鐘由圖右的并/串轉換單元每16個延時時鐘周期輸出一個脈沖;并/串轉換單元將讀出的16位數(shù)據(jù)轉換恢復為脈沖，經(jīng)過如圖1寄存器方式實現(xiàn)的4位寄存器延時環(huán)節(jié)(控制碼為碼值C)延時后，輸出延時后的脈沖。

　　該方法將雙口的讀寫時鐘降速到延時時鐘的16分頻，大大降低了雙口RAM的速度壓力，更易于實現(xiàn)。另16 b的雙口RAM也可借助片外雙口RAM實現(xiàn)，降低對FPGA存儲資源的依賴。該方法的缺點是有更大的固定延遲，雖在延時大時可預先由DSP修正控制值，但對要求延時小于其固定延時的情況則無法適用。本系統(tǒng)綜合采用兩種方法解決，即：DSP輸出碼值的最高位決定延時方法的切換，當需求的延時大于固定延時時則采用圖4的方法;而需求的延時小于固定延時時采用圖2的寄存器法。

　　3.2 數(shù)字噪聲基帶產生模塊

　　本系統(tǒng)噪聲基帶信號的產生采用數(shù)字技術，在FPGA內完成，實現(xiàn)方法如圖5所示。

　　根據(jù)隨機信號理論，對均勻分布的隨機數(shù)進行白化處理，可實現(xiàn)具有良好統(tǒng)計特性的高斯白噪聲。系統(tǒng)首先采用2個獨立的m序列發(fā)生器產生[0，1]區(qū)間上均勻分布的偽隨機數(shù)，m序列發(fā)生器的硬件結構如圖6所示，其中Co和Cn為對應m序列多項式的系數(shù)，取值為0和1。

　　然后將產生的一對偽隨機數(shù)通過Box_Muller變換可以得到一對相互獨立的符合標準正態(tài)分布的偽隨機數(shù)m和n，正好作為噪聲產生器的同相分量和正交分量。Box_Muller變換公式為：

　　式中：x，y即為前述2個互相獨立的在(0，1)上均勻分布的偽隨機數(shù)。

　　由于Box_Muller變換需要用到兩個非線性函數(shù)，而非線性運算很難在實際數(shù)字電路系統(tǒng)中實現(xiàn)，故實際中需要構建相應查找表實現(xiàn)非線性運算，分別記作sqrt_lut和sincos_lut。設sqrt_lut和sincos_Iut的輸出量化數(shù)據(jù)長度為L1和L2位，獨立變量m和n的定點長度分別為N1和N2位。則當采用均勻量化方案時，sqrt_lut和sincos_lut所需的存儲空間分別為2N1×L1和2N2×L2?？梢钥闯觯绻苯訉崿F(xiàn)查找表功能，當N1和N2較大時，對應的存儲空間是相當可觀的。

　　為了壓縮存儲空間，對sincos_lut，可以只存儲第一象限的正余弦值。其他象限則通過符號調整得到，這樣可以將sincos_lut占用存儲空間減少到原來的1/4。更進一步，還可以對非線性曲線進行分段折線近似，在實際查找表中只存儲各折線段的起始位置及對應斜率。也可以大幅度減少所需查找表的數(shù)量，該策略同樣適用于sqrt_lut查找表。

　　得到一對相互獨立的符合標準正態(tài)分布變量m和n后，還要對其進行低通濾波，以適應對應的信號帶寬。由于I路與Q路的濾波特性完全相同，為進一步節(jié)省資源，可采用一個支持雙通道操作的濾波器同時完成I路與Q路的濾波。這可以通過ISE集成開發(fā)環(huán)境中Core Generator中的FIR IP核來方便實現(xiàn)。濾波器系統(tǒng)可由上位機根據(jù)所需帶寬，傳遞相應系數(shù)給DSP，繼而傳遞給FPGA。

　　噪聲功率調整模塊可根據(jù)設定信噪比的不同，乘以相應系數(shù)，對產生的帶限高斯白噪聲幅度進行調整。

　　4 結論

　　本系統(tǒng)基于自主產生的原理，選用DSP和FPGA為核心處理器，通過合理的算法設計，實現(xiàn)了可兼容多種雷達波形的中頻雷達回波模擬器的設計，采用改進的基于存儲轉發(fā)的數(shù)字脈沖延時方法，在達到8 ns的最小延時步長的同時，降低了對系統(tǒng)的硬件要求。系統(tǒng)的另一個關鍵模塊是數(shù)字噪聲發(fā)生器，其參數(shù)可以進行實時修改，極大地提高了噪聲發(fā)生器的靈活性，與其他同類型設計相比，具有工作速度快，資源利用率高，硬件結構簡單等特點。最后采用DDS、數(shù)字正交上變頻等器件，實現(xiàn)了精確的復雜頻率調制、相位調制和幅度調制，保證了系統(tǒng)的靈活性、高兼容性和集成化程度。