<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA的二次群數字信號分接部分功能實現

          基于FPGA的二次群數字信號分接部分功能實現

          作者: 時間:2011-08-25 來源:網絡 收藏
          VHDL語言代碼如下程序段:一根據div的值動態(tài)調整clk2048的頻率,負碼速調整

          本文引用地址:http://www.ex-cimer.com/article/150291.htm

            

            

            6.結論

            本文對二次群的分接處理,提出了一種的方案,介紹了二次群的幀結構,給出了幀頭捕獲、幀丟失告警、負碼速調整等VHDL語言的關鍵程序。在QUART

            UART即為Universal Asynchronous Receiver/Transmitter,譯為通用異步收發(fā)器。UART是設備間進行異步通信的關鍵模塊,用于控制計算機與串行設備的芯片。它提供了RS-232C數據終端設備接口,這樣計算機就可以和調制解調器或其它使用RS-232C接口的串行設備通信了。

            USII軟件中編譯完成,資源僅占用三十多個LE,給二次群設備的設計提供了一種參考,具有很高的應用價值。


          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();