<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于USB協(xié)議的DSP高速上位機(jī)接口設(shè)計(jì)

          基于USB協(xié)議的DSP高速上位機(jī)接口設(shè)計(jì)

          作者: 時(shí)間:2011-08-22 來源:網(wǎng)絡(luò) 收藏

          摘要:彈載信號處理機(jī)的系統(tǒng)需要、簡便的機(jī)實(shí)現(xiàn)大數(shù)據(jù)量的變量實(shí)時(shí)監(jiān)控和在線程序加載功能。以其簡單、與通用的優(yōu)勢成為優(yōu)選。介紹一種芯片(CY7C68013A)和FPGA實(shí)現(xiàn)的A-TS101擴(kuò)展接口的方法,該方法利用的Link-port接口,以DMA方式進(jìn)行數(shù)據(jù)交換,目前該已成熟、可靠地應(yīng)用于某彈載信號處理系統(tǒng)。
          關(guān)鍵詞:USB;DSP Linkport;PC機(jī)接口;高速數(shù)據(jù)交換

          0 引言
          ADI公司的DSP器件(ADSP-TS101)具有浮點(diǎn)實(shí)時(shí)處理能力強(qiáng)、并行性好等優(yōu)點(diǎn),從而廣泛被彈載信號處理系統(tǒng)選用。其作為彈載主處理器,在導(dǎo)彈的系統(tǒng)試驗(yàn)中,需要利用機(jī)對其中的大數(shù)據(jù)量的軟件變量進(jìn)行實(shí)時(shí)監(jiān)控和記錄,這就需要一個(gè)上行傳輸給機(jī)的高速通信接口,數(shù)據(jù)上行的數(shù)據(jù)率需要大于6 MB/s。同時(shí)這個(gè)通信接口還需具有雙向特性,通過數(shù)據(jù)下行可實(shí)現(xiàn)在線程序加載與燒寫。這樣的通信接口,還需具備設(shè)備連接簡單、通用性強(qiáng)等特性,并能實(shí)現(xiàn)遠(yuǎn)程(大于3m)數(shù)據(jù)傳輸。
          ADSP-TS101自身的外總線接口和鏈路口(Linkport接口),雖速度很快,但連接復(fù)雜,難以長線傳輸,并不具備上述需求特征。可以通過在DSP的Linkport總線接口上增加FPGA實(shí)現(xiàn)的適配電路,擴(kuò)展USB 2.0接口,實(shí)現(xiàn)上述應(yīng)用需求。下文將介紹具體的實(shí)現(xiàn)方案。

          1 系統(tǒng)總體方案
          系統(tǒng)實(shí)現(xiàn)的總體方案如圖1所示。

          本文引用地址:http://www.ex-cimer.com/article/150316.htm

          a.JPG


          在本方案中,USB接口芯片選用Cypress公司的CY7C68013A。該芯片是Cypress公司FX2系列USB 2.0集成微控制器之一。集成了USB 2.0收發(fā)器、SIE、增強(qiáng)8051微控制器和GPIF,是一種優(yōu)秀的高速USB外設(shè)控制器。內(nèi)置的8051微控制器獨(dú)立于USB數(shù)據(jù)通道,由SIE實(shí)現(xiàn)大部分USB 1.1和USB 2.0;USB FIFO和外部從FIFO映射到相同的8個(gè)512 B RAM模塊,實(shí)現(xiàn)內(nèi)部傳輸和外部傳輸?shù)臒o縫連接,可以較低的代價(jià)獲得較高的帶寬;8.5 KB內(nèi)部RAM空間,可運(yùn)行較為復(fù)雜的固件,實(shí)現(xiàn)軟件對硬件的配置。GPIF是由用戶可編程有限狀態(tài)機(jī)驅(qū)動(dòng)的柔性8/16位并行口,可編程GPIF向量組成一個(gè)GPIF波形,匹配受控接口的時(shí)序。
          ADSP-TS101作為彈載主DSP芯片,含4個(gè)鏈路口,每個(gè)鏈路口可在時(shí)鐘雙沿以8位進(jìn)行雙向數(shù)據(jù)傳輸,速率高達(dá)250 MB/s。通過該接口,DSP每個(gè)處理幀將預(yù)觀測的變量結(jié)果以DMA的方式打包向上位機(jī)發(fā)送。
          FPGA實(shí)現(xiàn)ADSP-TS101的Linkport接口與CY7C68013A之間的雙向數(shù)據(jù)緩沖和接口轉(zhuǎn)換??紤]到CY7C68013A中的FIFO容量較DSP的一個(gè)處理幀預(yù)發(fā)送或接收的數(shù)據(jù)量較小,故在FPGA中設(shè)置上行和下行各一個(gè)大容量FIFO,用于數(shù)據(jù)緩沖,以減少對DSP中并行流水運(yùn)行的程序的打擾。這里,由于DSP鏈路口的瞬時(shí)數(shù)據(jù)率遠(yuǎn)高于USB芯片的傳輸速率(理論上限為60 MB/s),故FIFO的DSP端口的數(shù)據(jù)傳輸為:一個(gè)處理幀只操作一次,而USB芯片端則分成多次操作。
          限于篇幅,下文將重點(diǎn)對傳輸數(shù)據(jù)率要求高、難度大的上行通道的設(shè)計(jì)進(jìn)行詳細(xì)描述。


          上一頁 1 2 3 4 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();