<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于ADV7125的嵌入式系統(tǒng)VGA接口設(shè)計(jì)

          基于ADV7125的嵌入式系統(tǒng)VGA接口設(shè)計(jì)

          作者: 時(shí)間:2011-08-19 來(lái)源:網(wǎng)絡(luò) 收藏

          摘要:主要闡述了芯片的方案。利用S3C2440處理器自帶的LCD控制器來(lái)構(gòu)造時(shí)序,然后配合相應(yīng)的控制信號(hào),通過(guò)硬件電路把S3C2440輸出的LCD信號(hào)轉(zhuǎn)換為標(biāo)準(zhǔn)的信號(hào)輸出。實(shí)驗(yàn)表明,該轉(zhuǎn)換電路簡(jiǎn)單、可靠。
          關(guān)鍵詞:S3C2440;;;VGA

          引言
          目前VGA接口是計(jì)算機(jī)以及智能儀器中重要的標(biāo)準(zhǔn)輸出接口,但是大部分硬件系統(tǒng)選擇LCD終端輸出。很多顯示設(shè)備,如常見(jiàn)的CRT或LCD顯示器一般都采用統(tǒng)一的15針VGA顯示接口。如需要外接這些設(shè)備,則需要把LCD輸出信號(hào)的接口轉(zhuǎn)換為VGA接口。本是在三星公司芯片S3C2440平臺(tái)下,利用最高頻率可以達(dá)到330 MHz的ADV7125芯片,了能夠把輸出的LCD信號(hào)轉(zhuǎn)換為VGA信號(hào)的轉(zhuǎn)換電路。該設(shè)計(jì)方案具有電路簡(jiǎn)單、價(jià)格低廉、輸出圖像清晰穩(wěn)定等特點(diǎn)。

          1 ADV7125芯片介紹
          ADV7125是一款單芯片、3通道、高速度的數(shù)模轉(zhuǎn)換器。內(nèi)置3個(gè)高速、8位、帶互補(bǔ)輸出的視頻DAC、1個(gè)標(biāo)準(zhǔn)TTL輸入接口,以及1個(gè)高阻抗、模擬輸出電流源。它具有3個(gè)獨(dú)立的8位寬輸入端口。只需1個(gè)+5 V/+3.3V單電源和時(shí)鐘便能工作。ADV7125還具有其他視頻控制信號(hào):復(fù)合同步信號(hào)控制端c.jpg、消隱信號(hào)控制端b.jpg,以及省電模式控制端。它能夠與各種高分辨率彩色圖形系統(tǒng)兼容。ADV7125功能框圖如圖1所示。

          本文引用地址:http://www.ex-cimer.com/article/150320.htm

          a.jpg


          ADV7125有3個(gè)視頻數(shù)據(jù)寄存器DATA REGISTER和一個(gè)視頻控制寄存器POWER-DOWN MODE。數(shù)據(jù)寄存器的3個(gè)輸入端分別連接紅綠藍(lán)三色的數(shù)字視頻信號(hào),數(shù)據(jù)寄存器后面緊跟數(shù)模轉(zhuǎn)換單元,將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào);控制寄存器將數(shù)字的消隱信號(hào)、同步信號(hào)轉(zhuǎn)換合并。數(shù)模轉(zhuǎn)換后的模擬視頻信號(hào)和控制寄存器輸出的同步、消隱控制信號(hào)共同作為ADV7125的輸出信號(hào),此輸出信號(hào)大小受Rset端和地之間接入的外加電阻RSET大小的控制。

          2 ADV7125芯片用于VGA轉(zhuǎn)換的基本原理
          ADV7125芯片用于VGA轉(zhuǎn)換的基本原理是,將S3C2440輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬的VGA輸出信號(hào),模擬的VGA輸出信號(hào)的大小受ADV71 25芯片外圍參考電壓VREF和外加電阻RSET的控制,(VREF和RSET的具體接法如圖4所示)其關(guān)系如下:
          d.jpg
          式中IOG、IOR、IOB分別代表綠、紅、藍(lán)三色信號(hào)的幅度。當(dāng)不用復(fù)合同步信號(hào)c.jpg時(shí),需要把c.jpg端連接低電平,這時(shí)IOG的關(guān)系式同式(2)。
          上式中的c.jpg是ADV7125的一個(gè)附加信號(hào)控制端,ADV7125的另外一個(gè)附加信號(hào)控制端是b.jpg(消隱信號(hào)控制端)。c.jpgb.jpg都是在時(shí)鐘上升沿被鎖存,保證像素?cái)?shù)據(jù)流的同步。c.jpgb.jpg的功能是:通過(guò)視頻同步信號(hào)的編碼,影響VGA視頻信號(hào)的輸出。通過(guò)在模擬輸出端口內(nèi)部加了一個(gè)加權(quán)電流,實(shí)現(xiàn)此功能。這個(gè)電流的有無(wú),由c.jpgb.jpg邏輯輸入判定。
          圖2說(shuō)明了當(dāng)c.jpgb.jpg兩者都為高電平時(shí),IOR和IOB兩者與IOG的對(duì)比。

          e.jpg


          表1詳細(xì)說(shuō)明了c.jpgb.jpg對(duì)模擬輸出的影響。該表是在VREF=1.235 V,RSET=530 Ω,RLOAD=37.5Ω的條件下測(cè)量的。

          linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

          上一頁(yè) 1 2 3 4 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();