8位RISC MCU IP軟核仿真的新方法

隨著集成電路產(chǎn)業(yè)的發(fā)展，SoC系統(tǒng)已經(jīng)成為IC產(chǎn)業(yè)的主流。微控制器（MCU）是SoC系統(tǒng)的核心模塊，由于8位微控制器具有指令簡單靈活、規(guī)模小、速度快的特點，因此廣泛應(yīng)用于SoC系統(tǒng)中。

　　本文所要驗證的8位RISC MCU IP核是與Microchip公司的8位MCU指令集完全兼容的IP核，采用哈佛總線結(jié)構(gòu)，地址總線和數(shù)據(jù)總線分開，程序和數(shù)據(jù)分別存儲在程序存儲器和數(shù)據(jù)存儲器中；采用兩級流水線設(shè)計，共有33條指令，指令寬度為12位，PC寬度為11位，可尋址2KB[1]。除了部分條件測試指令和跳轉(zhuǎn)指令為雙周期外，其他所有指令都可以在一個指令周期完成。

　　1 MCU的結(jié)構(gòu)分析

　　該MCU核沒有內(nèi)部程序存儲器，頂層劃分為控制部分和數(shù)據(jù)通路兩部分，細化后的結(jié)構(gòu)如圖1所示。

圖1 MCU結(jié)構(gòu)細化圖

　　(1)控制部分由節(jié)拍發(fā)生器模塊、看門狗模塊和復(fù)位邏輯模塊組成。

　　(2)數(shù)據(jù)通路由程序計數(shù)器（PC）、堆棧、指令寄存器(IR)、指令譯碼器、專用寄存器、通用寄存器、數(shù)據(jù)選擇器、ALU、IO端口模塊等組成。

　　設(shè)計的具體實現(xiàn)不是本文的重點，因此不對整體設(shè)計實現(xiàn)作出詳細介紹。鑒于流水線和跳轉(zhuǎn)指令的實現(xiàn)是RISC MCU設(shè)計和仿真中的重點和難點，下文詳細介紹流水線和跳轉(zhuǎn)指令的實現(xiàn)原理。如圖2所示，一條指令的執(zhí)行由Q1、Q2、Q3、Q4這4個時鐘節(jié)拍來完成，在當前指令執(zhí)行周期中，PC值在Q1節(jié)拍有效時加1，Q4節(jié)拍把下一條指令取出到指令寄存器，準備讓MCU在下一個指令周期執(zhí)行，從而實現(xiàn)了流水線的操作。

圖2 兩級流水線的實現(xiàn)

　　若當前執(zhí)行的指令為跳轉(zhuǎn)指令，如子程序調(diào)用指令CALL（假設(shè)CALL指令地址為PC1）執(zhí)行時，CALL指令的下一條指令ROM[PC1+1]需要在程序返回時才能執(zhí)行，但此時PC指針已經(jīng)指向下一條指令，為了避免流水線遭到破壞，Q4取指時要用空操作指令（NOP）屏蔽掉下一條指令[2]，PC值在下一個指令周期的Q1有效時更改為子程序的地址用于調(diào)用子程序，同時將當前PC（PC1+1）值壓入堆棧。子程序返回指令RETLW執(zhí)行時與CALL的執(zhí)行類似，不同之處是PC值在下一個指令周期的Q1有效時置為堆棧所存地址（PC1+1）跳回主程序。由上可知跳轉(zhuǎn)指令的執(zhí)行由當前指令加一條NOP指令來完成，需要兩個指令周期來實現(xiàn)。

　　2 仿真

　　IC設(shè)計流程中，仿真主要包括功能驗證和后仿真兩個部分。功能驗證又稱為前仿真，用來驗證RTL級設(shè)計的功能是否正確；在后仿真中，布局布線的時延反標到設(shè)計中去，使仿真既包含器件延時，又包含布局布線后線延時信息，這種仿真能較好地反映芯片的實際工作情況[3]。以下的驗證方法同時適用于功能驗證和后仿真。

　　進行仿真前，首先需要建立系統(tǒng)的仿真平臺，仿真平臺采用由TESTBENCH 和DUT(design under test)組成的體系。TESTBENCH對DUT施加激勵并檢查驗證結(jié)果的正確性，DUT是待測設(shè)計。由于本文設(shè)計的MCU核內(nèi)部沒有程序存儲器，因此在建立仿真平臺時，需要在IP核外掛一個虛擬程序存儲器模塊，本文中DUT由將要進行驗證的MCU IP核的RTL模型或時序模型和虛擬程序存儲器模塊組成，如圖3所示。仿真時程序存儲器根據(jù)設(shè)計模型輸出的地址信號給出相應(yīng)指令，該程序存儲器采用黑盒子的方式進行設(shè)計，用RTL對其外部接口建模，編譯時通過程序初始化文件rom.dat對其進行初始化。

圖3 仿真平臺

　　建立仿真平臺后，本文采用不同的指令以及指令組合對系統(tǒng)進行測試。雖然該MCU采用RISC指令集，只有33條指令。但該MCU IP核具有12位的指令寬度，并且不同的指令類型的指令格式也不相同，因此編寫測試指令也是一項非常復(fù)雜繁瑣的工作，需要耗費大量的時間，并且很容易由于人為原因出現(xiàn)錯誤的指令編碼，最終導(dǎo)致錯誤的仿真結(jié)果。為了解決這一問題，本文采用匯編語言來編寫測試指令，經(jīng)過匯編程序仿真器仿真無誤后[4]，再由匯編器編譯生成HEX文件，然后由該HEX文件轉(zhuǎn)化為仿真需要的ROM文件，避免了人為原因?qū)е碌腻e誤指令編碼，并且大大加快了測試文件的生成。

　　本文使用Microchip的PIC系列匯編器MPASM匯編生成HEX文件rom.hex，HEX文件由一條或多條記錄組成，每行是一條16進制表示的記錄。通過分析HEX文件的格式，可以通過轉(zhuǎn)化HEX文件中的記錄得到所需的ROM文件。本文使用VC設(shè)計了轉(zhuǎn)化程序HEX2ROM，用來完成HEX文件到ROM文件的自動轉(zhuǎn)化，rom.hex文件經(jīng)程序轉(zhuǎn)化后生成rom.dat。仿真時在測試文件中讀入rom.dat完成對虛擬程序存儲器初始化，模擬程序存儲器模塊對MCU核進行驗證。

　　下面使用該方法對跳轉(zhuǎn)指令CALL、RETLW進行驗證，其他指令的驗證方法與其類似，不再贅述。首先編寫一段驗證CALL、RETLW的匯編程序

　　TESTCALL.ASM。
…
ORG 100H
T_CALL CALL DLY
MOVLW 00H
…
ORG 000H
DLY RRF 6
RETLW 0
…

　　然后使用匯編器MPASM對該程序進行編譯，程序的編譯后的HEX文件以及轉(zhuǎn)化后的ROM文件如表1所示。其中326代表的是RRF，800代表的是RETLW，900代表的是CALL DLY，C00代表的是MOVLW 00H。

　　最后把ROM文件讀入驗證平臺初始化虛擬程序存儲器模塊，開始進行仿真，圖4是該測試程序在Modelsim中進行仿真的仿真波形，可以看到當測試程序執(zhí)行到CALL指令時，在CALL指令后插入了一個空操作指令，同時將PC置為被調(diào)用的子程序DLY的起始地址（000）。然后在下一個指令周期開始執(zhí)行DLY子程序。同樣測試程序執(zhí)行到RETLW時，在RETLW后插入了一個空操作指令，同時將PC恢復(fù)為CALL指令的下一條指令（C00）的地址（101）。仿真結(jié)果與跳轉(zhuǎn)指令的設(shè)計要求相符。

圖4 跳轉(zhuǎn)指令CALL、RETLW仿真波形圖

　　3 結(jié)束語

　　本文提出的建立虛擬指令存儲器模塊對MCU IP核仿真的方案和自動生成指令測試文件的方法，大大提高了MCU IP核仿真和驗證的效率。此方法不僅對本文中MCU IP核的仿真和驗證有效，也可用于同類中其它IP核的仿真和驗證。例如當對MCU進行升級設(shè)計、擴展尋址范圍或指令寬度時，只要修改仿真文件和轉(zhuǎn)化程序的相關(guān)參數(shù)即可。

　　參考文獻

1 Microchip Technology Inc.. PIC 16c5x Datasheet[Z]. 1998.
2 徐 欣, 于紅旗, 易 凡, 等. 基于FPGA的嵌入式系統(tǒng)設(shè)計[M]. 北京: 機械工業(yè)出版社, 2004.
3 楊 圣. PIC系列單片機的原理與實踐[M]. 合肥: 中國科學(xué)技術(shù)出版社, 2003.
4 劉志碧, 陳 杰, 陳迪平. 適用于RISC CPU 的轉(zhuǎn)移指令的原理及仿真[J]. 半導(dǎo)體技術(shù), 2003, 28(11): 68-70.