雙CPU數(shù)據(jù)處理系統(tǒng)設計
由于FLASH是512K×8bit的芯片,地址線為18位,超過了Bootloader所能訪問的16位地址空間,而FLASH在被訪問時,高位的地址線必須是確定態(tài)(高或低),所以在訪問FLASH之前必須先對擴展頁寄存器XPC進行初始化,以使超出16位的地址線也具有確定的狀態(tài),通過設計邏輯電路滿足讀寫時序要求。
2.2.3 FLASH讀寫操作
2.2.3.1 FLASH的讀操作
FLASH的讀操作基本上與普通的存儲器讀操作一致,具體的讀周期時序如圖5(a)所示。當CE與OE為低電平時,DSP就可以讀取FLASH中的數(shù)據(jù)。要注意的是,信號是由DSP產(chǎn)生的,在讀取一個數(shù)據(jù)后,DSP必須在引腳給出一個上升沿標志,通知FLASH已經(jīng)將數(shù)據(jù)讀取,之后FLASH會自動將下一個存儲單元的數(shù)據(jù)送到數(shù)據(jù)線上,重復以上過程,DSP可以將需要的數(shù)據(jù)依次讀出。
2.2.3.2 FLASH的寫操作
FLASH的寫操作相對復雜一些,它需要一串命令序列,通過對FLASH的命令寄存器寫入相應的命令字來完成寫入和擦除。對應的寫操作時序圖如圖5(b)所示。
評論