IIS接口的FPGA實(shí)現(xiàn)

　　由于IIS總線只處理聲音數(shù)據(jù)，其他信號(hào)必須單獨(dú)傳輸，所以為了控制UDA1341TS而設(shè)計(jì)了L3接口。在FPGA實(shí)現(xiàn)L3接口時(shí)，根據(jù)UDA1341TS操作模式的不同，設(shè)計(jì)了兩個(gè)元件。圖3中元件L3_2B_Mod用于只需傳輸1字節(jié)地址和1字節(jié)數(shù)據(jù)的情況，而L3_3B_Mod則用來(lái)傳輸1字節(jié)地址和兩字節(jié)數(shù)據(jù)。

　　為了便于控制，在元件ARM_Interface中專門設(shè)置了一個(gè)控制寄存器來(lái)控制L3接口的工作模式，該寄存器偏移地址為0x01100，其高4位有定義。最高位為接口允許位TRANS_EN，為‘1’時(shí)L3接口啟動(dòng)工作，為‘0’時(shí)停止;次高位為L(zhǎng)3接口工作模式選擇位TRANSMODE，為‘0’時(shí)選擇L3_2B_Mod，為‘1’時(shí)選擇L3_3B_Mod;接下來(lái)的二位用于選擇寄存器。

　　實(shí)際設(shè)計(jì)實(shí)現(xiàn)的元件L3_3B_Mod時(shí)序仿真圖見(jiàn)圖5。

　　圖5顯示的是L3接口DATA0擴(kuò)展地址模式時(shí)序圖，共傳輸了3字節(jié)數(shù)據(jù)，即1個(gè)地址字節(jié)、2個(gè)數(shù)據(jù)字節(jié)。地址字節(jié)的高6位為UDA1341TS地址，低2位選擇DATA0操作模式，緊接著的數(shù)據(jù)字節(jié)最高兩位為‘11’選擇擴(kuò)展地址模式，這意味著該字節(jié)后面還要傳輸1字節(jié)數(shù)據(jù)。圖5中的3字節(jié)分別為0x14、0xC4和0xF0，該命令將打開(kāi)輸入通道的自動(dòng)增益控制。L3接口要求串行數(shù)據(jù)的低位在前傳輸，這一點(diǎn)與IIS有所不同。

　　實(shí)現(xiàn)L3_3B_Mod元件時(shí)引入了一個(gè)參考時(shí)鐘REF_CLK，由一個(gè)5位計(jì)數(shù)器對(duì)該時(shí)鐘信號(hào)計(jì)數(shù)，根據(jù)L3接口在3字節(jié)操作時(shí)的時(shí)鐘信號(hào)圖案，控制由REF_CLK生成L3CLOCK，得到L3CLOCK之后，L3接口的操作均以此時(shí)鐘信號(hào)來(lái)同步。

　　元件L3_2B_Mod設(shè)計(jì)及仿真結(jié)果與L3_2B_Mod類似。

　　3 測(cè)試方法及結(jié)果

　　在以S3C4510B為核心的嵌入式系統(tǒng)中，根據(jù)存儲(chǔ)器配置情況，選擇一段未用的存儲(chǔ)空間，將FPGA實(shí)現(xiàn)的寄存器映射成S3C4510B在該段存儲(chǔ)空間中的存儲(chǔ)單元，這樣就可以用C語(yǔ)言編程來(lái)訪問(wèn)這些存儲(chǔ)單元，從而實(shí)現(xiàn)對(duì)UDA1341TS的控制。實(shí)際選擇了S3C4510B的可重定位片選信號(hào)nRCS1作為FPGA實(shí)現(xiàn)的寄存器基地址選擇信號(hào)，并將該片選地址定位為0x12000000，這樣各寄存器的實(shí)際地址如表1。

　　根據(jù)UDA1341TS命令列表，在Hitool For ARM support μClinux軟件開(kāi)發(fā)環(huán)境下，編寫C語(yǔ)言程序，測(cè)試STATUS操作和DATA0操作功能及結(jié)果。程序運(yùn)行之前需要用JTAG下載電纜將ISE開(kāi)發(fā)環(huán)境下生成的bit文件下載 到FPGA芯片中，以實(shí)現(xiàn)要求的功能。

　　經(jīng)實(shí)際測(cè)試，通過(guò)FPGA實(shí)現(xiàn)的IIS總線和L3接口，S3C4510B可以控制UDA1341TS芯片完成各種操作，實(shí)現(xiàn)STATUS操作模式和DATA0模式的各種控制功能，并可用DATA1操作模式獲取音頻數(shù)據(jù)重放時(shí)的峰值電平。

　　編寫測(cè)試程序，輸出1kHz正弦信號(hào)，并控制聲道、音量、靜音等變化，示波器觀察和耳機(jī)聽(tīng)到的結(jié)果正確。

　　編寫測(cè)試程序，讀入麥克風(fēng)音頻信號(hào)，分時(shí)由左右聲道輸出，測(cè)試結(jié)果正確。

　　本設(shè)計(jì)采用音頻接口專用芯片UDA1341TS，并通過(guò)FPGA實(shí)現(xiàn)了IIS總線和L3接口，使得基于S3C4510B的嵌入式系統(tǒng)可以方便地?cái)U(kuò)展音頻功能，實(shí)驗(yàn)結(jié)果正確。

　　在本文工作的基礎(chǔ)上，可以進(jìn)一步發(fā)揮FPGA的靈活性。如可以利用FPGA實(shí)現(xiàn)DSP功能，從而提供音頻DSP處理或編碼解碼;也可以與SoPC相結(jié)合，作為音頻接口模塊，為片上系統(tǒng)提供音頻接口。