一種新型掃頻儀的設(shè)計(jì)

摘要 選用了一種基于DSP與FPGA結(jié)構(gòu)的新型射頻掃頻儀的設(shè)計(jì)方案，重點(diǎn)討論了其掃頻信號源的設(shè)計(jì)。分析了頻率合成技術(shù)的發(fā)展趨勢，介紹了PLL技術(shù)和DDS技術(shù)的原理，并在此基礎(chǔ)上給出了以PLL+DDS方式實(shí)現(xiàn)的掃頻信號源設(shè)計(jì)。
關(guān)鍵詞 DSP；掃頻儀；PLL；DDS

頻率特性分析儀即掃頻儀是在示波器基礎(chǔ)上發(fā)展起來的一種頻率特性圖示儀，在工程實(shí)踐和科學(xué)實(shí)驗(yàn)中都有著廣泛的應(yīng)用，是現(xiàn)代信息產(chǎn)業(yè)中一種重要的電子測量儀器。隨著現(xiàn)代電子信息技術(shù)的飛速發(fā)展，掃頻儀也向著數(shù)字化、小型化、智能化的方向發(fā)展。DSP、FPGA等技術(shù)的應(yīng)用，解決了傳統(tǒng)掃頻儀體積龐大、操作繁瑣、分立元件多、價(jià)格昂貴等問題。

1 掃頻儀系統(tǒng)設(shè)計(jì)
該系統(tǒng)的設(shè)計(jì)主要由控制及數(shù)據(jù)處理電路、掃頻信號源電路、幅度檢測電路、相位檢測電路、鍵盤輸入及顯示電路構(gòu)成?？刂萍皵?shù)據(jù)處理電路采用DSP+FPGA的結(jié)構(gòu)設(shè)計(jì)，DSP具有強(qiáng)大的數(shù)據(jù)處理能力、較高的運(yùn)行速度和穩(wěn)定的性能，而FPGA容量大，靈活性強(qiáng)，能夠進(jìn)行編程、除錯(cuò)、再編程和重復(fù)操作，可以充分地進(jìn)行設(shè)計(jì)開發(fā)和驗(yàn)證。因此由DSP芯片和FPGA可編程邏輯器件所組成的控制及數(shù)據(jù)處理模塊外圍電路少，運(yùn)算速度快。

DSP作為主控芯片完成整個(gè)系統(tǒng)的控制及采集后的數(shù)據(jù)處理，F(xiàn)PGA的應(yīng)用使DSP接口控制簡單容易實(shí)現(xiàn)。編寫DSP程序，可以設(shè)置頻率起止點(diǎn)和步進(jìn)，完成頻率掃描。

2 DDS+PLL結(jié)構(gòu)頻率合成法原理
2．1 頻率合成技術(shù)
頻率合成是由一個(gè)或幾個(gè)參考頻率源產(chǎn)生一個(gè)或多個(gè)頻率的系統(tǒng)元件的組合。隨著技術(shù)的進(jìn)步，尤其是迅速發(fā)展的通信領(lǐng)域?qū)τ陬l率精度和穩(wěn)定度的要求越來越高，頻率合成技術(shù)也受到了越來越多的挑戰(zhàn)?？偟貋碚f，頻率合成技術(shù)的發(fā)展經(jīng)過了3個(gè)階段：(1)直接頻率合成技術(shù)；(2)鎖相頻率合成技術(shù)(PLL)；(3)直接數(shù)字頻率合成技術(shù)(DDS)。
直接頻率合成由于采用了大量的混頻、分頻、倍頻和濾波，使得頻率合成器體積龐大、成本高、不易調(diào)試、指標(biāo)難以達(dá)到需求，已逐漸被模擬或數(shù)字鎖相環(huán)頻率合成技術(shù)代替。