臺(tái)積電和ARM合作 顯著降低65納米低功耗測(cè)試芯片的功耗
——
加入技術(shù)交流群
長達(dá)一年的合作成果是一片擁有先進(jìn)功耗管理技術(shù)的基于ARM926EJ-S™處理器的65納米測(cè)試芯片。通過采用動(dòng)態(tài)電壓和頻率縮放技術(shù)，測(cè)試芯片可以在針對(duì)各種運(yùn)行模式的最低可能功耗水平下運(yùn)行。這樣，ARM®測(cè)試芯片將動(dòng)態(tài)功耗降低了50%以上。此外令人矚目的是在這個(gè)臺(tái)積電65LP低耗散工藝上，先進(jìn)的功率門控技術(shù)進(jìn)一步把待機(jī)耗散降低了8倍。
ARM Fellow David Flynn表示：“隨著移動(dòng)設(shè)備使用先進(jìn)的處理程序來提供更強(qiáng)大的功能和性能，功耗效率成為半導(dǎo)體行業(yè)面臨的最嚴(yán)峻的挑戰(zhàn)。ARM和臺(tái)積電合作開發(fā)65納米和45納米技術(shù)，這個(gè)項(xiàng)目表明通過緊密的技術(shù)合作以及全功能芯片的實(shí)現(xiàn)，我們可以顯著降低耗散功率和動(dòng)態(tài)功率。”
臺(tái)積電設(shè)計(jì)服務(wù)產(chǎn)品行銷高級(jí)總監(jiān)Ed Wan表示：“臺(tái)積電同其他廠商最主要的區(qū)別之一在于我們一直堅(jiān)持在向設(shè)計(jì)公司推廣我們以及合作伙伴的服務(wù)之前，先進(jìn)行芯片驗(yàn)證。我們同ARM的合作毫無疑問地證明了結(jié)合了創(chuàng)新設(shè)計(jì)技術(shù)的先進(jìn)的工藝技術(shù)以及工藝庫可以明顯地大幅度降低功耗，這對(duì)于擁有尖端技術(shù)的公司來說是至關(guān)重要的?！?
測(cè)試芯片整合了低功耗存儲(chǔ)宏單元、電平切換開關(guān)、雙穩(wěn)態(tài)多諧振蕩器以及為多電壓定制的工藝庫中的絕緣單元。
功耗管理策略
臺(tái)積電和ARM在功耗管理方面的合作是其為提供強(qiáng)大的低功耗性能所制定的廣泛的策略中的一個(gè)組成部分。通過這個(gè)測(cè)試芯片項(xiàng)目所開發(fā)的新的功耗管理特性包括：
評(píng)論