ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)

ASIC和FPGA具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了ASIC和FPGA 的優(yōu)勢(shì)與劣勢(shì)：

FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)
FPGA 的設(shè)計(jì)優(yōu)勢(shì) ASIC 的設(shè)計(jì)優(yōu)勢(shì)
更快的上市時(shí)間 - 無(wú)需布局、掩模和其它制造步驟。 全定制性能 - 實(shí)現(xiàn)設(shè)計(jì)，因?yàn)槠骷鶕?jù)設(shè)計(jì)規(guī)范進(jìn)行生產(chǎn)。
無(wú)前期 NRE（非重發(fā)性設(shè)計(jì)成本）- 與ASIC設(shè)計(jì)有關(guān)的成本 降低單位成本 - 用于實(shí)現(xiàn)大批量設(shè)計(jì)
縮短了設(shè)計(jì)周期- 由于軟件可以處理很多布線、布局和時(shí)序問(wèn)題 小型化 - 因?yàn)槠骷鶕?jù)設(shè)計(jì)規(guī)范進(jìn)行生產(chǎn)。
更加可預(yù)測(cè)的項(xiàng)目周期- 由于消除了可能的重置、晶圓容量等階段 較高的原始內(nèi)部時(shí)鐘速度
現(xiàn)場(chǎng)可重編程能力 - 可以遠(yuǎn)程上傳的新比特流。

過(guò)去 FPGA 用于速度/復(fù)雜度/容量較低的設(shè)計(jì)，而當(dāng)今的 FPGA 則可以輕松突破 500 MHz 的性能障礙。FPGA 能夠以更低的價(jià)格實(shí)現(xiàn)無(wú)可比擬的邏輯密度增加和眾多其它特性（如嵌入式處理器、DSP 模塊、時(shí)鐘技術(shù)和高速串行），現(xiàn)已幾乎成為任何設(shè)計(jì)的首選。

FPGA 和 ASIC 的設(shè)計(jì)流程對(duì)比

由于設(shè)計(jì)邏輯已綜合到通過(guò)驗(yàn)證的定義好的 FPGA 器件上，這樣 FPGA 設(shè)計(jì)流程就避免了項(xiàng)目中既復(fù)雜又耗時(shí)的平面規(guī)劃、布局布線、時(shí)間分析以及掩碼/項(xiàng)目階段。

然而，必要時(shí)，Xilinx 還能夠提供先進(jìn)的布局規(guī)劃、層次化設(shè)計(jì)和時(shí)序工具，使用戶能夠?qū)⒁笞羁量痰脑O(shè)計(jì)的性能最大化。