<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          fpga

          作者: 時(shí)間:2011-04-01 來(lái)源:網(wǎng)絡(luò) 收藏

          什么是 FPGA?

          本文引用地址:http://www.ex-cimer.com/article/150903.htm

          現(xiàn)場(chǎng)可編程門陣列 (FPGA) 是由通過(guò)可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對(duì)于專為特定設(shè)計(jì)定制構(gòu)建的專用集成電路 (ASIC) 而言,F(xiàn)PGA 能通過(guò)編程來(lái)滿足應(yīng)用和功能要求。

          雖然市面上也有一次性可編程 (OTP) FPGA,但絕大多數(shù)是基于 SRAM 的類型,可隨著設(shè)計(jì)的演化進(jìn)行重編程。

          請(qǐng)參考下面的內(nèi)容來(lái)具體了解方框圖中的各個(gè)突出顯示區(qū)域。

          圖1
          FPGA 單元結(jié)構(gòu)。

          IOB 細(xì)節(jié)
          目前的 FPGA 可支持許多種 I/O 標(biāo)準(zhǔn),因而為您的系統(tǒng)提供了理想的接口橋接。FPGA 內(nèi)的 I/O 按 bank 分組 (見(jiàn)下圖) ,每個(gè) bank 能獨(dú)立支持不同的 I/O 標(biāo)準(zhǔn)。 目前最先進(jìn)的 FPGA 提供了十多個(gè) I/O bank,能夠提供靈活的 I/O 支持。

          CLB 細(xì)節(jié)
          可配置邏輯塊是 FPGA 的基本邏輯單元。實(shí)際數(shù)量和特性會(huì)依器件的不同而改變,但是每個(gè) CLB 都包含一個(gè)由 4 或 6 個(gè)輸入、一些選擇電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開(kāi)關(guān)矩陣。開(kāi)關(guān)矩陣具有高度的靈活性,經(jīng)配置可以處理組合型邏輯、移位寄存器或 RAM。 這里給出了一個(gè)高層次的 CLB 簡(jiǎn)介。有關(guān)更多架構(gòu)細(xì)節(jié),敬請(qǐng)參閱相應(yīng)器件的數(shù)據(jù)手冊(cè)。


          上一頁(yè) 1 2 下一頁(yè)

          關(guān)鍵詞: fpga

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();