TMS320C54X DSP實現UART的技術

TMS320C54x DSP的外設沒有集成UJART串口，可以通過兩種途徑來實現TMS320C54X的LJART串口通信功能。一是通過軟件的方法。二是采用外部接口芯片組，完成RS232信號的接收和發(fā)送，并以DSP容易快速訪問的方式與DSP接口。

1 采用軟件模擬
TMS320C54x DSP軟件模擬實現LJART無需額外硬件開銷，僅需通用I／(BIO和XF)、外部中斷INTO以及一個定時器就可實現，硬件連接如圖l所示。

圖l中，XF引腳用于發(fā)送數據，BIO腳和INTO腳用于接收數據。此方法可以模擬半雙工通信與全雙工通信。軟件模擬IJART技術允許用戶設置：數據位數(1～16)、奇偶校驗(奇校驗或偶校驗)或無奇偶校驗、停止位(1～2)和波特率。每秒傳輸比特數計算公式為：

改變寄存器TDDR和PRD的設置值，可以獲得不同的波特率。BaudRate最大值是：

其中，clkfreq是DSP系統(tǒng)時鐘，#cycles是子程序執(zhí)行周期，bit是完成UART功能限定條件(1／2或1)。

另外，需要兩個存儲單元分別用作UART狀態(tài)寄存器和計數器，以便控制軟件完成接收與發(fā)送任務。

1.1 接收功能
要正確接收數據流，首先要檢測起始位。由于百BIO和INTO連在一起，一旦低電平有效則啟動INTO中斷。首次響應中斷，定時器設置定時周期為1／2碼元寬度，以便保證在起始位中間位置定時中斷采樣BIO引腳。如果采樣電平為高，起始位就是虛假信號，定時器立即停止定時并退出子程序。如果為低，則認為檢測到起始位，關閉外部中斷INTO以免數據流中的O再被誤認為是起始位。接收后續(xù)數據時，每次定時器沒置定時周期為一個碼元寬度，保證在碼元中間采樣，從而減少誤碼。當收到若干個(數據位數可根據需要設定為1～16)數據后，再檢測停止位和奇偶校驗位。若數據接收正確，則格式化輸出數據(去掉起始位、停止位和奇偶校驗位)。同時計數器清零，復位RCV(接收標志位．在LJART狀態(tài)寄存器中設定)標志位，并開中斷為下一次檢測數據流的起始位做好準備。

1.2 發(fā)送功能
一旦發(fā)送數據，并且發(fā)送子程序被調用，必須先將發(fā)送數據格式化(加上起始位、停止位和奇偶校驗位)存在某個存儲單元以備發(fā)送。然后，檢測TX位是否被置位(即有無數據正在發(fā)送)。若是，則循環(huán)等待直到TX(發(fā)送標志位，在UART狀態(tài)寄存器中設定)被復位為止。要知道何時開始發(fā)送下一個數據，需要定時器定時中斷來控制，同時還需要一個發(fā)送計數器控制程序流程。由于發(fā)送和接收是獨立進行的，它們共用唯一的一個定時器，如果UART在接收數據過程中定時器突然被發(fā)送功能占用，則必然會破壞數據。發(fā)送數據前必須檢測RCU標志位，確認沒有正在接收數據后才能開始發(fā)送數據，否則發(fā)送程序等待。因此，準確來講，這種發(fā)送接收方式只是一種半雙工方式，發(fā)送和接收不能同時進行。如果要實現全雙工通信，則無論是否正在接收數據，發(fā)送都延遲一段時間等待下一次接收，然后與其同步進行。

2 增加專用UART接口
利用TLl6C550C和MAX3238分別實現協(xié)議轉換和電平轉換。增加專用UART接口的硬件框圖如圖2所示。

主機通過并行方式訪問TIJl6C550C的寄存器，寄存器的設定將控制其內部的控制邏輯模塊，實現對其工作方式的設定(如波特率、校驗位等)，同時，訪問寄存器也可以實現對數據的操作(讀取和寫入數據)。RS232數據接口可大致分為三部分；接收模塊、發(fā)送模塊和Modem控制邏輯。接收模塊將從SIN引腳輸入的串行數據，按照規(guī)定格式取出其數據部分并作校驗，數據接收部分被送入接收寄存器或接收FIFO中，校驗的結果反映在狀態(tài)位上。發(fā)送模塊將發(fā)送寄存器或發(fā)送FIF0中的數據按照規(guī)定格式加入起始位、停止位和校驗位，并以RS232的串行方式發(fā)送至SOUT引腳。Modem控制邏輯通過接收和發(fā)送引腳信號，實現對收發(fā)操作的控制。

對DSP而言，TLl6C550C是一系列寄存器，它們映射在I／0空間中，通過譯碼電路使它的起始地址為0x4000，那么對其操作即是對其某段地址的I／O進行訪問。LIART的每個寄存器都是8位的，大多數寄存器只能工作在一種模式下(讀或寫)。