基于PicoBlaze軟核的TFT液晶顯示控制
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
其中，delay_lus_constant=(clock_rate-6)／4，這里clock_rate為50。實(shí)現(xiàn)了端口位操作和軟件延時(shí)功能，即可按照8080并行讀寫(xiě)時(shí)序編寫(xiě)發(fā)送命令子程序。其程序代碼如下：
3．2 PicoBlaze與FPGA的邏輯接口
PicoBlaze與FPGA的邏輯接口主要在FPGA邏輯設(shè)計(jì)中例化PicoBlaze單元，將其與程序ROM相連，并完成輸入、輸出端口的鎖存譯碼。其接口示意圖如圖2所示。本文引用地址：http://www.ex-cimer.com/article/150935.htm
PicoBlaze的匯編程序經(jīng)匯編工具KCPSM3．exe編譯后，將其程序代碼填充到由BLOCK RAM組成的程序ROM中，在FPGA邏輯設(shè)計(jì)中，將程序ROM和PicoBlaze模塊KCPSM3的對(duì)應(yīng)引腳相連即可。鎖存譯碼單元在每個(gè)有效時(shí)鐘沿，在WRITE_STROBE的使能控制下對(duì)PORT_ID進(jìn)行譯碼，并將OUT_PORT上的數(shù)據(jù)鎖存到相應(yīng)的寄存器中。本設(shè)計(jì)包含3個(gè)端口，分別是數(shù)據(jù)線(xiàn)高8位DATA_H、數(shù)據(jù)線(xiàn)低8位DATA_L和控制線(xiàn)CTRL，其中CTRL的bit0～bit4分別表示RS、RD、RESET、WR和CS。
在FPGA邏輯中完成PieoBlaze的例化和相關(guān)邏輯設(shè)計(jì)后，即可用Xilinx的集成開(kāi)發(fā)工具ISE進(jìn)行綜合、實(shí)現(xiàn)和下載驗(yàn)證。綜合結(jié)果顯示，本設(shè)計(jì)共占用了102個(gè)Slice和1個(gè)RAMBl6S單元，僅占XC2VP30-7FF896總Slice數(shù)和BRAM單元的1％。最后，將生成的比特流下載到Xilinx XUP Virtex-II PRO開(kāi)發(fā)板上進(jìn)行驗(yàn)證。結(jié)果表明，能夠正確驅(qū)動(dòng)TFT液晶顯示單種或多種顏色，達(dá)到了預(yù)期目標(biāo)。經(jīng)測(cè)算，當(dāng)系統(tǒng)時(shí)鐘為50 MHz時(shí)，全屏刷新一次約需55．4 ms，具有較高的實(shí)時(shí)性。如果將系統(tǒng)時(shí)鐘提高到100 MHz，還可以進(jìn)一步加快刷新速度。
結(jié)語(yǔ)
本文設(shè)計(jì)的基于PicoBlaze軟核的TFT液晶顯示控制方案，已在XilinxXUP Virtex-II PRO開(kāi)發(fā)板上進(jìn)行了驗(yàn)證，取得了良好的效果。通過(guò)本設(shè)計(jì)方案可以看出，PicoBlaze是一個(gè)功能強(qiáng)大、應(yīng)用靈活的8位嵌入式軟核處理器，可用于實(shí)現(xiàn)非關(guān)鍵時(shí)序的復(fù)雜控制功能，而其他關(guān)鍵時(shí)序和數(shù)據(jù)通道功能則需FPGA邏輯來(lái)實(shí)現(xiàn)，二者有機(jī)結(jié)合將使得系統(tǒng)設(shè)計(jì)更加方便、靈活。
評(píng)論