基于EMIF接口的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

3．2 硬件設(shè)計(jì)
圖3所示是TMS320C6713外圍的主要的功能框圖。

如圖3所示，本設(shè)計(jì)的外圍器件主要包括：雙口RAM，用于與定點(diǎn)核DSP芯片(如TMS320F2812)交換數(shù)據(jù)；Boot Flash，當(dāng)程序的大小大于192 KB，用于存儲(chǔ)啟動(dòng)程序；SDRAM，用作運(yùn)行部分程序的存儲(chǔ)介質(zhì)；CPLD，用于邏輯擴(kuò)展；AD7865，用于采集電壓電流的實(shí)時(shí)數(shù)據(jù)。
AD7865是一種高速、低功耗、四通道同步采樣的14位A／D轉(zhuǎn)換芯片，該芯片內(nèi)部有1個(gè)2．4μs的逐次逼近型A／D轉(zhuǎn)換器，4個(gè)跟蹤／保持放大器，內(nèi)部2．5V參考電壓，同時(shí)片上還集成有時(shí)鐘振蕩器和1個(gè)高速并行接口。AD7865可大大簡(jiǎn)化硬件電路設(shè)計(jì)。AD574轉(zhuǎn)換時(shí)間為25μs，而AD7865完成四通道信號(hào)的同時(shí)轉(zhuǎn)換，則只需要100 μs。 AD7865內(nèi)部4個(gè)采樣通道的輸入信號(hào)是同步采樣的，只需發(fā)送1個(gè)脈沖的采樣啟動(dòng)信號(hào)，芯片將自動(dòng)完成采樣、逼近和存儲(chǔ)數(shù)據(jù)到片內(nèi)特定寄存器等工作，單路采樣速率350 KSPS，四路同時(shí)采集時(shí)100 kHz。
根據(jù)設(shè)計(jì)需求可設(shè)定調(diào)理電路放大倍數(shù)為2倍(反相放大)，則實(shí)際值與A／D的采樣值之間的關(guān)系可由式(1)表示。
實(shí)際值=采樣值／213x10／(-2)×傳感器系數(shù) (1)
若采樣值為正數(shù)時(shí)可用式(1)，否則需先進(jìn)行求補(bǔ)處理。
AD7865的前端調(diào)理電路如圖4所示。

AD7865的外圍連接電路如圖5所示。

TMS320C6713的EMIF接口各信號(hào)線(xiàn)可以根據(jù)EMIF接口的示意圖(圖2)連接。在這里需要注意的是各信號(hào)線(xiàn)的上拉、下拉和信號(hào)線(xiàn)上的限流等措施?？砂凑杖缦略瓌t設(shè)計(jì)：1)地址線(xiàn)和數(shù)據(jù)線(xiàn)以及控制線(xiàn)出口處可以串聯(lián)33 Ω的電阻，以達(dá)到限流的效果；2)對(duì)于某些敏感信號(hào)(如片選／CEx信號(hào)，保有信號(hào)／HOLD等等)在默認(rèn)狀態(tài)下的電平，應(yīng)該通過(guò)上拉和下拉進(jìn)行確定。一般情況下，上拉電阻用10 kΩ的電阻，下拉電阻用1 kΩ的電阻。
CPLD的主要功能主要是實(shí)現(xiàn)邏輯擴(kuò)展，在本設(shè)計(jì)中，CPLD的主要工作是在DSP6713和多片AD7865芯片之間進(jìn)行信號(hào)的解析和傳遞。選用的CPLD芯片是ALTERA公司的EPM570，該芯片相較于其他同類(lèi)型的CPLD而言，配置簡(jiǎn)單、存儲(chǔ)容量大而價(jià)格較低廉。其外圍電路比較簡(jiǎn)單，可以參考ALTERA公司關(guān)于該芯片的引腳功能表，在此不做贅述。