基于嵌入式技術(shù)的靶場破片測速系統(tǒng)設(shè)計

摘要：為了增強靶場破片測速系統(tǒng)的便攜性和實時性，提出了一種基于嵌入式技術(shù)的靶場破片測速系統(tǒng)設(shè)計方法。系統(tǒng)硬件上采用ARM+FPGA的架構(gòu)，軟件上不僅采用Qt／Embedded設(shè)計了圖形界面，而且給出了嵌入式設(shè)備上Qt／Embedded程序的優(yōu)化方法。經(jīng)過多次野外破片測速試驗檢測，系統(tǒng)工作穩(wěn)定，可實現(xiàn)破片飛行速度、速度降、末速度、破片速度分布等參數(shù)的獲取。試驗結(jié)果證明，系統(tǒng)能夠滿足靶場破片測速的大多數(shù)需要。
關(guān)鍵詞：嵌入式技術(shù)；破片測速；ARM；FPGA；Qt／Embedded

0 引言
破片速度是戰(zhàn)斗部爆炸效能評估的一個重要參數(shù)。傳統(tǒng)的靶場破片測速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場采集標(biāo)靶的試驗波形，試驗完成后再交由計算機進行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日新月異，靶場破片測速系統(tǒng)需要根據(jù)實際情況現(xiàn)場設(shè)置的參數(shù)越來越多，參數(shù)設(shè)置的靈活性越來越強，對系統(tǒng)工作的實時性要求越來越高；另一方面，戰(zhàn)斗部爆炸試驗在野外進行，條件惡劣，大型設(shè)備攜帶不便，以往的PC機+數(shù)據(jù)采集卡設(shè)計已經(jīng)越來越不能滿足靶場試驗的要求。嵌入式系統(tǒng)具有功耗小、便攜性好、穩(wěn)定性高、實時性強的特點，近年來隨著嵌入式技術(shù)的不斷發(fā)展，把嵌入式技術(shù)引入靶場破片測速系統(tǒng)設(shè)計中，為靶場破片測速系統(tǒng)設(shè)計提供了一個新的思路。
本文設(shè)計的靶場破片測速系統(tǒng)以ARM處理器為控制核心，利用了FPGA強大的多路并行處理能力進行數(shù)據(jù)處理，在基于嵌入式Linux的平臺上采用Qt／Embedded設(shè)計了友好的人機交互界面。系統(tǒng)功能完善，操作直觀簡單，攜行方便，能夠滿足在野外進行破片測速的大多數(shù)需要。

1 系統(tǒng)硬件設(shè)計
系統(tǒng)使用ARM+FPGA的設(shè)計方式。
ARM處理器選用Samsung公司推出的基于ARM920T內(nèi)核的S3C2440。S3C2440主頻高達400 MHz，完全能夠勝任系統(tǒng)工作要求。S3C2440集成了SDRAM和FLASH控制器，提供了串口，觸摸屏接口，USB接口等多種接口，接口豐富、功能強大，是一款高性能，低價格的處理器，在嵌入式設(shè)備中獲得了廣泛的應(yīng)用。
FPGA(現(xiàn)場可編程門陣列)選用了Altera公司StratixⅡ系列的EP2S15芯片，該芯片器件密度可達到15600等效邏輯元(LE)，能提供419Kb片內(nèi)TriMatrix存儲器，多達12個DSP區(qū)塊共有48個(18×18 b)乘法器，用來實現(xiàn)高性能濾波器和其他DSP功能。支持多種高速外接存儲器接口，支持各種標(biāo)準(zhǔn)的I／O，高速差分I／O，具有強大的高速多通道并行處理能力。
系統(tǒng)使用該芯片64 MB SDRAM作為系統(tǒng)內(nèi)存，64 MB FLASH用于Linux內(nèi)核、文件系統(tǒng)、應(yīng)用程序和試驗數(shù)據(jù)的存儲，為系統(tǒng)運行提供了充足的存儲空間。
系統(tǒng)硬件結(jié)構(gòu)圖如圖1所示。

在圖1中，系統(tǒng)采用了32個標(biāo)靶用于破片測速，一個標(biāo)靶對應(yīng)FPGA的一個通道，每個通道對應(yīng)一個32 b計數(shù)器。戰(zhàn)斗部爆炸后，破片擊穿標(biāo)靶時產(chǎn)生的脈沖將作為起停信號，控制FPGA中相應(yīng)通道的計數(shù)。所有通道中最早觸發(fā)的通道為基準(zhǔn)通道，相應(yīng)通道計數(shù)器值為0。從基準(zhǔn)通道被觸發(fā)時刻起，除基準(zhǔn)通道外所有通道計數(shù)器開始計數(shù)，直到本通道收到觸發(fā)信號或者最長計數(shù)時間時停止計數(shù)。停止計數(shù)時的通道計數(shù)值即為本通道的觸發(fā)計數(shù)值。
FPGA設(shè)置了32通道通斷寄存器、32通道輸入觸發(fā)器、通道觸發(fā)計數(shù)器等多個數(shù)據(jù)寄存器，用于保存標(biāo)靶的通斷、觸發(fā)狀態(tài)及各個通道的觸發(fā)計數(shù)值；設(shè)置了最長記錄時間寄存器等多個控制寄存器用于控制FPGA的動作。經(jīng)過處理，F(xiàn)PGA將標(biāo)靶的通斷、觸發(fā)狀態(tài)及最終觸發(fā)計數(shù)值寫入相應(yīng)數(shù)據(jù)寄存器中。