基于FPGA+ DSP的實時圖像處理系統(tǒng)設計與實現(xiàn)

摘 要: 針對圖像處理系統(tǒng)計算量大、實時性高和體積小的要求， 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實時圖像處理系統(tǒng)。利用這兩種芯片的各自特點， 將算法分成兩部分分別交由FPGA 和DSP處理， 大大提高了算法的效率。系統(tǒng)具有結(jié)構(gòu)簡單易于實現(xiàn)和運用方便靈活的特點， 加載上相應的程序之后能實現(xiàn)對所獲取的圖像跟蹤、識別和匹配等處理方法。詳細說明了系統(tǒng)的設計思路和硬件結(jié)構(gòu)， 并在硬件系統(tǒng)上進行了算法仿真及實驗驗證。實驗結(jié)果表明: 該系統(tǒng)實時性高， 適應性好， 能夠滿足設計要求。

1 引 言

圖像處理系統(tǒng)的處理算法復雜， 計算量大， 處理實時性要求高， 同時系統(tǒng)的體積也有嚴格的限制。

因此在設計系統(tǒng)時必須綜合考慮這些特點， 合理選用芯片并保留一定的余度。通常的方法是以FPGA和DSP作為系統(tǒng)的處理器， 即由FPGA 承擔圖像預處理功能， DSP實現(xiàn)更復雜的圖像處理算法。在這樣一種結(jié)構(gòu)之上如何擴展系統(tǒng)的應用， 增加其靈活性并減少因前期設計不當造成的風險是設計前需要重點考慮的問題。

2 系統(tǒng)結(jié)構(gòu)設計

實時圖像處理系統(tǒng)除了FPGA和DSP這兩個核心部分之外， 還應該有圖像獲取模塊、圖像輸出模塊以及相應的存儲部分及通信控制電路等組成。各個主要模塊的功能如下:

圖像獲取模塊: 將成像儀輸入的圖像進行分離、放大， 并在FPGA 的控制下完成A /D 采樣， 將模擬信號轉(zhuǎn)換為數(shù)字信號， 并將數(shù)字信號輸入FPGA 模塊。

FPGA 模塊: 該模塊的主要功能是: 1產(chǎn)生系統(tǒng)所需要的邏輯控制信號，2為各芯片提供時鐘信號，3對輸入圖像進行預處理。

DSP模塊: 對預處理后的圖像進行目標檢測、識別與跟蹤等復雜的圖像處理運算。DSP模塊是整個系統(tǒng)的核心模塊。

圖像輸出模塊: 對處理后的數(shù)字圖像進行D /A轉(zhuǎn)換， 并疊加同步信號后形成標準的視頻， 實現(xiàn)對處理結(jié)果的顯示。

實時圖像處理系統(tǒng)結(jié)構(gòu)如圖1所示。


圖1 實時圖像處理系統(tǒng)結(jié)構(gòu)框圖

3 系統(tǒng)的具體實現(xiàn)方案

明確了系統(tǒng)的基本組成模塊之后需要做的工作是: 在滿足實時圖像處理算法各種要求的條件下如何將這幾個部分組合起來， 使得系統(tǒng)易于實現(xiàn)， 并具有較高的可靠性。同時還要對各模塊仔細分析加以改進以擴展系統(tǒng)的應用范圍。以下是各模塊的具體組成。

3. 1 圖像獲取模塊

為擴展系統(tǒng)應用， 該模塊有兩路視頻輸入通道，可以根據(jù)實際的需要決定是一路還是兩路視頻輸入。當將系統(tǒng)用于雙目成像系統(tǒng)時由于雙目視覺要求兩個成像儀同步， 所以在第一路視頻通道中經(jīng)EL4501分離出的復合同步信號接到第二路成像儀的同步輸入口， 以實現(xiàn)兩個成像儀的同步。因為成像儀輸出為模擬視頻信號， 所以分離之后的視頻信號須經(jīng)A /D轉(zhuǎn)換才能進入到FPGA中。A /D采樣過程由FPGA 控制， 由第二路視頻通道分離出來的場同步、行同步和奇偶幀指示信號直接進入到FPGA，F(xiàn)PGA 將同步信號和奇偶幀指示信號作為中斷來控制采樣的開始和停止。同時為防止系統(tǒng)其它電路對圖像獲取模塊的干擾， 在信號進入到FPGA 之前應該加上隔離芯片對信號進行隔離。