<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案

          基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案

          作者: 時(shí)間:2011-01-13 來(lái)源:網(wǎng)絡(luò) 收藏

          引言

          本文引用地址:http://www.ex-cimer.com/article/151092.htm

            隨著集成電路的發(fā)展,利用大規(guī)模集成電路來(lái)完成各種高速、電子儀器的已經(jīng)成為一種行之有效的方法。采用這種技術(shù)制成的電子儀器電路結(jié)構(gòu)簡(jiǎn)單、性能可靠、測(cè)量精確且易于調(diào)試。本文采用AlteraCycloneII系列器件EP2C5,。測(cè)量差所需的信號(hào)源在內(nèi)部運(yùn)用DDS原理生成,然后通過(guò)高速時(shí)鐘脈沖計(jì)算兩路正弦波過(guò)零點(diǎn)之間的距離,最后通過(guò)一定的運(yùn)算電路得到最終值,測(cè)相精度為1°。

            系統(tǒng)硬件

            該的相位,硬件組成包括FPGA、高速DAC以及電壓比較器等部分。其系統(tǒng)硬件結(jié)構(gòu)如圖1所示。

          相位測(cè)量?jī)x硬件結(jié)構(gòu)圖

            圖1相位硬件結(jié)構(gòu)圖

            該測(cè)量?jī)x由按鍵來(lái)預(yù)置正弦波的頻率及相位。通過(guò)FPGA內(nèi)部的控制模塊來(lái)計(jì)算并產(chǎn)生正弦波所需的頻率控制字和相位控制字,然后將控制字輸入DDS模塊以產(chǎn)生波形數(shù)據(jù)輸出,經(jīng)10位高速DACTHS5651輸出兩路正弦波。在測(cè)相位差時(shí),將圖1中移相正弦波輸出分為兩路,其中一路直接經(jīng)電壓比較器LM311整形后輸入測(cè)相模塊;另外一路先通過(guò)被測(cè)電路,然后再經(jīng)電壓比較器整形后輸入測(cè)相模塊,從而得到正弦波經(jīng)被測(cè)電路后產(chǎn)生的相移。

            FPGA的硬件電路設(shè)計(jì)

            DDS移相信號(hào)源設(shè)計(jì)

            DDS的基本原理是利用采樣定理,通過(guò)查表法產(chǎn)生波形,本系統(tǒng)的移相信號(hào)發(fā)生模塊如圖2所示。

          基于DDS的數(shù)字移相信號(hào)發(fā)生模塊框圖

            圖2DDS的數(shù)字移相信號(hào)發(fā)生模塊框圖

            圖2中,加法器與寄存器級(jí)聯(lián)構(gòu)成相位累加器。通過(guò)時(shí)鐘脈沖觸發(fā)相位累加器,從而將頻率控制字不斷累加。相位累加器產(chǎn)生一次溢出,就完成一次周期性的動(dòng)作,這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期。

            用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址,把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值經(jīng)查找表查出,從而完成相位到幅值的轉(zhuǎn)換。然后將波形存儲(chǔ)器的輸出送到DAC,通過(guò)DAC將數(shù)字量形式的波形幅值轉(zhuǎn)換成合成頻率的模擬波形。

            圖2中FWORD是10位頻率控制字;PWORD是10位相移控制字,用來(lái)控制正弦信號(hào)輸出的相移量;SINROM用來(lái)存放正弦波數(shù)據(jù),有10位數(shù)據(jù)線和10位地址線。其中數(shù)據(jù)文件是MIF文件(數(shù)據(jù)深度1024,數(shù)據(jù)類型為10進(jìn)制數(shù)),可由Matlab生成,存放數(shù)據(jù)的單元采用定制ROM的方法生成;POUT和FOUT都為10位輸出,分別和兩個(gè)高速DACTHS5651相連。
           控制模塊的生成

            在產(chǎn)生波形的過(guò)程中,DDS模塊所需的頻率和相位控制字由在FPGA內(nèi)部編寫(xiě)的控制模塊來(lái)給定??刂颇K的頂層原理框圖如圖3所示。

          控制模塊頂層原理框圖

            圖3控制模塊頂層原理框圖


          上一頁(yè) 1 2 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();