基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用

計(jì)和時(shí)序仿真。硬件部分在Altera 公司 EP2C15AF256C8N FPGA 上實(shí)現(xiàn)。結(jié)果表明，數(shù)字MSK
調(diào)制解調(diào)器具有相位連續(xù)，頻帶利用率高的優(yōu)點(diǎn)。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程邏輯陣列，最小頻移鍵控，調(diào)制，時(shí)序仿真

Abstract:A method for designing Minimum Frequency Shift Keying modulator and
demodulate is developed.The VHDL Models are designed and simulated，the results show
the MSK enjyos the characteristics of phase continuation and high band utilization.
Key words: FPGA,MSK,Modulator,Simulation
數(shù)字調(diào)制解調(diào)器在點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。通常的二進(jìn)制數(shù)字調(diào)制解調(diào)
器是建立在模擬載波上的，在電路實(shí)現(xiàn)時(shí)需要模擬信號(hào)源，這會(huì)給全數(shù)字應(yīng)用場(chǎng)合帶來(lái)不方
便。本文分析了MSK（最小頻移鍵控）數(shù)字調(diào)制信號(hào)特征，提出一種全數(shù)字固定數(shù)據(jù)速率MSK
調(diào)制解調(diào)器的設(shè)計(jì)方法，應(yīng)用VHDL 語(yǔ)言進(jìn)行了模塊設(shè)計(jì)和時(shí)序仿真。硬件部分在Altera
公司 EP2C15AF256C8N FPGA 上實(shí)現(xiàn)了MSK 數(shù)字調(diào)制解調(diào)器，并在常州市科技攻關(guān)項(xiàng)目：糧
庫(kù)儲(chǔ)糧安全網(wǎng)絡(luò)智能監(jiān)測(cè)系統(tǒng)的嵌入式測(cè)控部分應(yīng)用。實(shí)測(cè)表明，數(shù)字MSK 調(diào)制解調(diào)器具有
包絡(luò)恒定，相位連續(xù)，頻帶利用率高的優(yōu)點(diǎn)。并且在FPGA 上實(shí)現(xiàn)時(shí)設(shè)計(jì)效率高，可與其他
模塊共用片上資源，對(duì)于全數(shù)字系統(tǒng)中的短距離數(shù)據(jù)通信是較好的解決方案。
1 數(shù)字MSK 調(diào)制的載波頻率與相位常數(shù)
最小頻移鍵控MSK ( Minimum Frequency Shift Keying ) 是二進(jìn)制連續(xù)相位FSK 的一
種特殊形式。有時(shí)也稱為快速頻移鍵控(FFSK)。MSK 調(diào)制方式能以最小的調(diào)制指數(shù)(0.5)獲
得正交信號(hào)， 同時(shí)MSK 比2PSK 的數(shù)據(jù)傳輸速率高，且在帶外的頻譜分量要比2PSK 衰減更
快。
MSK 是恒定包絡(luò)連續(xù)相位頻率調(diào)制，其信號(hào)的表示式為

MSK 調(diào)制必須同時(shí)滿足調(diào)制指數(shù)0.5 和相位連續(xù)條件，由MSK 信號(hào)表示可知，為了使調(diào)
制指數(shù)為0.5，MSK 信號(hào)的兩個(gè)頻率應(yīng)分別為：

上式反映了MSK 信號(hào)前后碼元區(qū)間的約束關(guān)系。MSK 信號(hào)在第k 個(gè)碼元的相位常數(shù)不僅與當(dāng)
前碼元的取值有關(guān)，而且還與前一個(gè)碼元的取值及相位常數(shù)有關(guān)。在數(shù)字載波的情況下，上
述條件等同于根據(jù)前一碼元的相位，選擇當(dāng)前碼元的相位是同相或反相，以保證數(shù)字MSK
信號(hào)的相位連續(xù)。
2 數(shù)字MSK 調(diào)制解調(diào)器FPGA 模塊實(shí)現(xiàn)
用FPGA 實(shí)現(xiàn)的MSK 調(diào)制器模塊如圖1 所示。

圖1 MSK 調(diào)制器模塊
圖中預(yù)分頻器和“0”、“1”碼分頻器組成載波發(fā)生器，在輸入碼序列同步信號(hào)的控制下
分別產(chǎn)生“0”碼和“1”碼的數(shù)字載波。為了方便設(shè)計(jì)與調(diào)整，預(yù)分頻器設(shè)置2 級(jí)分頻電路，
分頻系數(shù)分別為D1 和D2，從分頻效率考慮，D1 和D2 的乘積應(yīng)為總分頻系數(shù)的最大公共因子。
“0”碼和“1”碼分頻器的分頻系數(shù)C1、C2 的設(shè)置必須滿足調(diào)制指數(shù)0.5 的條件。輸入調(diào)制
信號(hào)數(shù)字序列控制2 選1 多路選擇器，選出對(duì)應(yīng)輸入碼流中“0”、“1”碼元的數(shù)字載波。
相位檢測(cè)模塊與第二級(jí)2 選1 多路選擇器、碼長(zhǎng)分頻器和反相器組成連續(xù)相位形成電路。在
前面確定“0”、“1”碼元的數(shù)字載波時(shí)，每個(gè)碼元的載波周期數(shù)也隨之確定， 其中“0”、
“1”數(shù)字載波相位差固定為180°，因此可以簡(jiǎn)單地用0、1 來(lái)表示2 個(gè)載波相位。在相位
檢測(cè)模塊中，碼長(zhǎng)分頻器作為1bit 延時(shí)的時(shí)鐘信號(hào)，輸入數(shù)字信號(hào)延遲一碼元信號(hào)D-1 與前
次產(chǎn)生的2 選1 選擇器控制信號(hào)S 比較，得到前一碼元結(jié)束時(shí)的相位Q-1，其結(jié)果如表1 所示。

圖2 MSK 解調(diào)器模塊