基于FPGA的數(shù)據(jù)采集板設(shè)計(jì)與實(shí)現(xiàn)

30MHz的線性調(diào)頻信號, 設(shè)計(jì)系統(tǒng)時(shí)M 值取為2,則時(shí)鐘設(shè)計(jì)所定的f_s = 40 MHz, 通過FPGA實(shí)測得到中頻采樣數(shù)據(jù), 如圖2所示。

圖2　FPGA實(shí)測中頻采樣數(shù)據(jù)

2 12　數(shù)據(jù)采集板數(shù)字下變頻的實(shí)現(xiàn)

對中頻實(shí)信號進(jìn)行采樣后, 下一步是進(jìn)行數(shù)字混頻和濾波處理, 使信號變?yōu)榱阒蓄l正交信號(零中頻正交信號即是回波信號的復(fù)包絡(luò), 包含了回波的所有有用信息) , 即為數(shù)字下變頻, 其作為雷達(dá)信號處理中的關(guān)鍵技術(shù)之一, 這里采用低通濾波法來實(shí)現(xiàn), 低通濾波法包括正交插值、低通濾波和抽樣3個(gè)部分。數(shù)字下變頻的算法框圖, 如圖3所示。

圖3　數(shù)字下變頻算法框圖

相比于傳統(tǒng)的模擬處理方法, 本方法從根本上解決I, Q兩路正交誤差和幅度不平衡, 提高了鏡頻抑制比。
其中混頻, 即點(diǎn)乘的實(shí)現(xiàn), 根據(jù)中頻帶通采樣定理有

這是以{1, 0, - 1, 0}和{0, 1, 0, - 1}為周期循環(huán)的兩個(gè)序列。當(dāng)外部數(shù)據(jù)進(jìn)來時(shí)根據(jù)不同時(shí)刻輸出不同的數(shù)據(jù), 主要包括原值、原值取反和0。其FPGA實(shí)現(xiàn)電路, 如圖4所示。

圖4　數(shù)字混頻的FPGA實(shí)現(xiàn)電路
　　在整個(gè)正交相干檢波過程中, 除了ADC的量化影響外, 整個(gè)正交檢波系統(tǒng)的性能, 由低通濾波器的設(shè)計(jì)決定。由于鏡頻分量處于濾波器的阻帶, 因而阻帶衰減決定了鏡頻的抑制程度。文中采用的低通濾波器為24階F IR濾波器, 其阻帶衰減> 70 dB鏡頻分量得到了較好的抑制 。24階FIR濾波器的頻率特性, 如圖5所示。

輸入時(shí)寬帶寬積為55的線性調(diào)頻信號, 實(shí)測的I路與Q路波形, 如圖6所示。