基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計
加入技術(shù)交流群
2 DSP芯片選型
根據(jù)系統(tǒng)的性能要求，通過比較各種高性能DSP處理器，并著重對構(gòu)成并行處理系統(tǒng)的性能和便捷性進(jìn)行分析，確定選用AD公司的ADSP Tiger SHARC系列處理器中的TS201S組成多DSP并行系統(tǒng)。因為該系列的處理器在構(gòu)成并行處理系統(tǒng)時其本身就提供了實現(xiàn)互連所需的片內(nèi)總線仲裁控制和特有的鏈路口，可以以各種拓?fù)浣Y(jié)構(gòu)互連DSP，滿足大運(yùn)算量和片間通信靈活的要求。此外，選用ADSP Tiger SHARC還可以降低外圍設(shè)計的復(fù)雜度，增強(qiáng)系統(tǒng)的穩(wěn)定性。
TS201S芯片(600 MHz)主要性能指標(biāo)：
(1)運(yùn)行速度：1．67 ns指令周期；每周期可執(zhí)行4條指令；
(2)DSP內(nèi)部有2個運(yùn)算模塊，支持的運(yùn)算類型有：32 b和40 b浮點(diǎn)運(yùn)算；8 b，16 b，32 b以及64 b定點(diǎn)運(yùn)算；
(3)每秒可執(zhí)行12×109次16 b定點(diǎn)運(yùn)算或3．6×109次浮點(diǎn)運(yùn)算；
(4)采用單指令多數(shù)據(jù)(SIMD)模式，每秒可提供4．8×109次的40 b乘加運(yùn)算；
(5)外部總線DMA傳輸速率1．2 GB／s(雙向)；
(6)4個鏈路口，每個鏈路口最高提供1．2 GB／s的傳輸速率，可同時進(jìn)行DMA傳輸；
(7)多處理器處理能力，具有支持多處理器無縫連接的片內(nèi)仲裁邏輯，多處理器采用統(tǒng)一尋址的方式訪問，可以通過簇總線(ClusterBus)或鏈路口(Link Ports)方便地構(gòu)成多處理器系統(tǒng)。
(8)片上SDRAM控制器，片上DMA控制器(提供14條DMA通道)。
3 DSP并行處理結(jié)構(gòu)設(shè)計
ADSP-TS201S之間的數(shù)據(jù)傳輸通道可選擇的方式有如下兩種：高速鏈路口(LINK)方式和高速外部總線口(簇總線)。因此，由多ADSP- TS201 S組成的DSP并行處理系統(tǒng)從數(shù)據(jù)傳輸方式來看，不外乎有以下三種模型：高速鏈路口(LINK)耦合模型；高速外部總線口(簇總線)耦合模型；高速鏈路口 (LINK)與高速外部總線口(簇總線)混合耦合模型。
3．1 基于鏈路口的多DSP并行處理系統(tǒng)
在這種連接方式下，各DSP用LINK口連接在一起，進(jìn)行通信控制和數(shù)據(jù)交換，系統(tǒng)結(jié)構(gòu)簡單、連線少、可擴(kuò)展性強(qiáng)，在DSP具有多個 LINK口的情況下，可靈活組成線型、星型、環(huán)型、網(wǎng)絡(luò)型或超立方體型等多種拓?fù)浣Y(jié)構(gòu)。ADSP-TS201S具有4個全雙工的鏈路口通信端口。一個鏈路 口單向通信包含4位數(shù)據(jù)加上時鐘與握手信號一共12條引線，雙向共要24條引線。在內(nèi)核時鐘為600 MHz時，單向數(shù)據(jù)傳輸率最高可達(dá)600 MB／s，雙向數(shù)據(jù)傳輸率可達(dá)1．2 GB／s，由于鏈路口通信是點(diǎn)對點(diǎn)的，所以具有很高的傳輸可靠性，但在傳輸數(shù)據(jù)時的共享性不如總線形式。
3．2 基于共享總線的多DSP并行處理系統(tǒng)
共享總線就是系統(tǒng)中所有DSP的外部總線(地址、數(shù)據(jù)和訪問控制總線)都直接連接在一起，各DSP片內(nèi)存儲器和寄存器以及掛接在總線上的 外部存儲器、外設(shè)都作為共享資源被各個DSP訪問。ADSP-TS201S的外部總線為32 b，數(shù)據(jù)總線可以配置成32 b或者64 b。外部端口的運(yùn)行速度最高可以到125 MHz，數(shù)據(jù)吞吐量可以高達(dá)1 GB／s。為了與不同外部設(shè)備連接，ADSP-TS201S外部端口支持快速(流水線)、慢速和SDRAM協(xié)議。且支持以DMA方式進(jìn)行數(shù)據(jù)傳輸。另 外，ADSP-TS201S并行總線的最大特點(diǎn)是它具有無縫連接能力，無論是與SRAM、SDRAM、還是與處理器連接，只需要將相應(yīng)管腳對應(yīng)連接就能簡 單方便的構(gòu)成一個最多由8個DSP構(gòu)成的多處理器系統(tǒng)，充分共享8個DSP的內(nèi)部資源和外部的EPR-OM，SRAM，SDRAM等資源。
3．3 基于外部總線共享和鏈路口混合耦合的多DSP并行處理系統(tǒng)
為兼顧數(shù)據(jù)速率、資源共享、易于控制以及DSP之間通信靈活等方面，在本設(shè)計中采用混合耦合模型的并行處理系統(tǒng)。將4個ADSP-TS201S的總線口都 相互連接好，各DSP的高速鏈路口也都相連，建立DSP到DSP的點(diǎn)對點(diǎn)通道與DSP間資源共享的工作塊模式。4片SDRAM中，每兩片擴(kuò)展連接成64 位，掛接到64位數(shù)據(jù)總線上，2片F(xiàn)LASH也通過總線訪問?？刂瓶偩€連接到FPGA，由FPGA統(tǒng)一控制4片DSP之間以及DSP與外部存儲器之間的數(shù) 據(jù)傳輸。4片DSP的工作塊連接方式如圖2所示。本文引用地址：http://www.ex-cimer.com/article/151299.htm
評論