<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > FPGA設(shè)計(jì)的安全性問(wèn)題解析

          FPGA設(shè)計(jì)的安全性問(wèn)題解析

          作者: 時(shí)間:2010-11-12 來(lái)源:網(wǎng)絡(luò) 收藏


          基本就這些,當(dāng)然也可以初步選定一個(gè)型號(hào),直接在開發(fā)軟件中對(duì)你的程序進(jìn)行編譯、綜合、布局布線等,這樣能清楚地可以看到你的占用的資源,然后再選擇合適的型號(hào)?!?br />
          Q3:對(duì)于初學(xué)者來(lái)說(shuō),應(yīng)該從哪幾個(gè)方面入手? 

          A3:我建議初學(xué)者首先要理解的原理,這是基礎(chǔ),然后一些小型的代碼,在驗(yàn)證的基礎(chǔ)上真正的理解設(shè)計(jì)硬件的思想,那么這樣的話你必然要學(xué)到如何結(jié)合資源,特點(diǎn),性能等方面知識(shí)的理論才能專心于設(shè)計(jì)代碼上。至于說(shuō)芯片的設(shè)計(jì)安全也是必然要理解的,不然一個(gè)靜電上去就毀掉芯片了,那你的老板肯定要感到Surprised了。設(shè)計(jì)的精髓就是設(shè)計(jì)的思路上的了,包括代碼的設(shè)計(jì)技巧,系統(tǒng)要求的功能模塊的實(shí)現(xiàn)方法,多個(gè)模塊如何配合的代碼設(shè)計(jì),后期的驗(yàn)證,調(diào)試,到板級(jí)的設(shè)計(jì)調(diào)試等等,要做好FPGA設(shè)計(jì)不同于DSP,軟件設(shè)計(jì)等等,精髓的東西即使現(xiàn)在講給初學(xué)者,他一樣是茫然的,不知道什么是什么,因?yàn)檫@是需要很強(qiáng)的功力才能理解和體會(huì)到的。需要時(shí)間需要付出,需要努力吃苦鉆研技術(shù),更需要成長(zhǎng)的路上有良師的指導(dǎo)和同行朋友的交流,需要長(zhǎng)期的積累的。到那時(shí)你就是專家了。


          Q4:用Actel的方案進(jìn)行加密后,成本上有增加嗎? 

          A4:用ACTEL方案加密,成本不會(huì)增加。因?yàn)锳CTEL的FPGA是單芯片的,所有的編程信息已經(jīng)編程在FPGA內(nèi)部,有了加密選項(xiàng)該信息不會(huì)被讀出?!?br />
          Q5:作為剛接觸FPGA的初學(xué)者,是否一開始就要深入了解芯片安全設(shè)計(jì)的精髓或者是原理之類的,還是應(yīng)該把重點(diǎn)放在如何設(shè)計(jì)代碼上?

          A5:了解FPGA的原理和代碼設(shè)計(jì),兩者缺一不可。只有了解FPGA的結(jié)構(gòu),才能設(shè)計(jì)出更好的代碼;編寫代碼能實(shí)現(xiàn)自己的設(shè)計(jì)意圖,最終能熟練地使用FPGA。

          Q6:系統(tǒng)中運(yùn)放很多都是閉環(huán)應(yīng)用,但是仿真的時(shí)候經(jīng)常要開環(huán)仿真,可是開環(huán)仿真不能真實(shí)模擬其實(shí)際工作環(huán)境,我該如何仿真呢? 

          A6:這里應(yīng)該是指的FPGA仿真吧,如果是運(yùn)放的話要定好芯片之前就看懂了芯片手冊(cè)了,然后在實(shí)際的環(huán)境中測(cè)試,在軟件環(huán)境里仿真的話需要特別的工具,我目前不是很清楚。但是我們可以單就FPGA的仿真來(lái)談。實(shí)際的環(huán)境中的仿真是板級(jí)的,但是也必須有信號(hào)源和反饋信號(hào),否則這個(gè)閉環(huán)還是不會(huì)響應(yīng)外界的信號(hào)而發(fā)揮其功能的。根據(jù)這個(gè)思想我們就要額外設(shè)計(jì)一個(gè)或是多個(gè)模塊或是叫做模擬出一個(gè)信號(hào)源和接收反饋信號(hào)的模塊,這里的模擬不是模擬信號(hào)的意思而是我們從設(shè)計(jì)的角度來(lái)看就是寫一些Testbench,設(shè)計(jì)FPGA的會(huì)使用Verilog或是VHDL,做前端的RTL代碼后我們其后可以借用Modelsim或是別的仿真軟件輸入滿足設(shè)計(jì)需要的信號(hào)源(Testbench)查看波形,對(duì)于自己關(guān)注的節(jié)點(diǎn)或是信號(hào)標(biāo)注以特別的名字,我們就能實(shí)現(xiàn)所謂的閉環(huán)仿真了?!?br />
          Q7:Actel的設(shè)計(jì)安全保護(hù)和計(jì)算機(jī)網(wǎng)絡(luò)安全DES和RSA算法有什么聯(lián)系或者是互補(bǔ)的關(guān)聯(lián)? 

          A7:ACTEL的設(shè)計(jì)安全是對(duì)設(shè)計(jì)的內(nèi)容進(jìn)行保密,阻止非法讀取和寫入;而計(jì)算機(jī)網(wǎng)絡(luò)中的DES和RSA是對(duì)網(wǎng)絡(luò)上流動(dòng)的數(shù)據(jù)進(jìn)行加密/解密。兩者關(guān)系不大?!?br />

          Q8:關(guān)于全定制或半定制ASIC方面,是否也有同樣安全設(shè)計(jì)? 

          A8:對(duì)于全定制的ASIC,一般來(lái)說(shuō)保密性不如半定制的ASIC。對(duì)于半定制的ASIC,如果定制信息很容易被讀出的話,就很差了;如果采用單芯片的半定制ASIC,而且定制信息不被讀出,就會(huì)很高。

          本文引用地址:http://www.ex-cimer.com/article/151352.htm

          上一頁(yè) 1 2 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();