基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)
加入技術(shù)交流群
4 波形仿真
上述的÷8/9雙模前置分頻器的描述程序經(jīng)ModelSim編譯、時序模擬后，得到的波形如圖2所示。
由圖2可見，當(dāng)reset為0時，分頻器復(fù)位，當(dāng)a為1時，進(jìn)行8分頻，當(dāng)a為0時則進(jìn)行9分頻。
如圖3所示，在前3個時鐘，a值為0，則進(jìn)行9分頻，其后一個時鐘a為1，進(jìn)行8分頻，后兩個脈沖，又進(jìn)行9分頻，后進(jìn)行一次8分頻，然后又進(jìn)行兩次9分頻，最后進(jìn)行一次8分頻。
5 電路實(shí)現(xiàn)
FPGA現(xiàn)場可編程門陣列（FieldProgrammableGateArray）是20世紀(jì)80年代中期出現(xiàn)的高密度可編程邏輯器件。FPGA及其軟件系統(tǒng)是開發(fā)數(shù)字電路的最新技術(shù)。他利用EDA技術(shù)，以電路原理圖、硬件描述語言、狀態(tài)機(jī)等形式輸入設(shè)計(jì)邏輯；他提供功能模擬、時序仿真等模擬手段，在功能模擬和時序仿真度滿足要求后，經(jīng)過一系列的變換，將輸入邏輯轉(zhuǎn)換成FPGA器件的編程文件，以實(shí)現(xiàn)專用集成電路。本設(shè)計(jì)選用Xilinx公司推出的90nm工藝制造的現(xiàn)場可編程門陳列Spartan-3來設(shè)計(jì)小數(shù)分頻器，體積減小，可靠性提高。
6 結(jié)語
采用前置雙頻分頻器設(shè)計(jì)的小數(shù)分頻器，小數(shù)分頻器的精度受控制計(jì)數(shù)器的影響，當(dāng)n值為100時，小數(shù)分頻的精度達(dá)到1/100；當(dāng)n值為1000時，小數(shù)分頻的精度達(dá)到1/1000；依此類推。FPGA有相當(dāng)豐富的硬件資源，因此可以用FPGA設(shè)計(jì)高精度的小數(shù)分頻器。采用FPGA組成的數(shù)字頻率合成器，單環(huán)鑒相頻率達(dá)100MHz以上，分辨率可達(dá)10－6。這種小數(shù)分頻器得到了廣泛的應(yīng)用，例如，對圖象采集系統(tǒng)中的行分頻和列分頻的設(shè)計(jì)，就可以應(yīng)用本分頻器電路作為時鐘發(fā)生器。本文引用地址：http://www.ex-cimer.com/article/151353.htm
評論