基于高分辨率乘法DAC的交流信號(hào)處理
8位 AD5450 | 0 至 255 |
10位 AD5451 | 0 至 1,023 |
12位 AD5452 | 0 至 4,095 |
14位 AD5453 | 0 至 16,383 |
16位 AD5543 | 0 至 65,535 |
提高增益
對(duì)于輸出電壓必須大于VIN的應(yīng)用,可通過(guò)在DAC級(jí)后面增加外部放大器來(lái)提高增益;或者只需通過(guò)衰減反饋電壓在單級(jí)中實(shí)現(xiàn),如圖 3 所示。所示近似值對(duì)R2||R3RFB。R2 和 R3 應(yīng)具有相似的溫度系數(shù),但如果R2||R3 與RFB相比較小,則其無(wú)需與DAC的溫度系數(shù)相匹配。
正輸出
要產(chǎn)生正電壓輸出,可以使用一個(gè)外部反相運(yùn)算放大器電路來(lái)另外反轉(zhuǎn)輸入或輸出。 一些乘法DAC內(nèi)置非專用匹配電阻(具有跟蹤溫度系數(shù)),因此只需額外連接一個(gè)運(yùn)算放大器(圖 4 中的 A2)即可獲得正輸出,這個(gè)額外的運(yùn)算放大器可以是一個(gè)雙通道器件內(nèi)的配套運(yùn)算放大器。
如果要求差分輸出,則需要兩個(gè)額外的運(yùn)算放大器。Circuits from the Lab® CN-0143 查看完整的詳細(xì)信息。
圖 4. 乘法DAC, VOUT = 0 to VREF。AD5415、AD5405、AD5546/AD5556、AD5547/AD5557 內(nèi)置此處所示的非專用電阻
圖 5. 單端-差分
穩(wěn)定性問(wèn)題
圖 2 和圖 3 中顯示的一個(gè)重要元件是補(bǔ)償電容(C1)。電阻梯的輸出電容加上放大器的輸入電容及任何雜散電容,會(huì)在開(kāi)環(huán)響應(yīng)中產(chǎn)生極點(diǎn)——這會(huì)在環(huán)路閉合時(shí)引起振鈴或不穩(wěn)定。為了補(bǔ)償這一點(diǎn),通常與DAC的內(nèi)部RFB并聯(lián)連接一個(gè)外部反饋電容C1。如果C1值過(guò)小,會(huì)在輸出端產(chǎn)生過(guò)沖或振鈴,而值過(guò)大則會(huì)過(guò)分降低系統(tǒng)帶寬。DAC的內(nèi)部輸出電容隨碼而變化,因此C1很難確定精確值。根據(jù)以下等式可計(jì)算出其最佳近似值:
其中GBW是運(yùn)算放大器的最小信號(hào)單位增益帶寬乘積,CO是 DAC的輸出電容。
信號(hào)調(diào)理的關(guān)鍵 M-DAC規(guī)格
乘法帶寬:增益為–3 dB時(shí)的基準(zhǔn)電壓輸入頻率。對(duì)于給定器件,它與幅度和選擇的補(bǔ)償電容呈函數(shù)關(guān)系。圖 6 所示為可以使最高12 MHz的信號(hào)相乘的電流輸出DAC AD5544、AD5554或AD545x的乘法帶寬坐標(biāo)圖。配套的低功耗運(yùn)算放大器 AD8038具備350 MHz帶寬, 可確保該運(yùn)算放大器在此范圍內(nèi)不會(huì)引起明顯的動(dòng)態(tài)誤差。
圖 6. 乘法帶寬
模擬總諧波失真(THD):乘法波形信號(hào)中諧波成分的數(shù)學(xué)表達(dá)。它近似等于DAC輸出的前四個(gè)諧波(V2, V3, V4,和V5)之均方根和與基波值V1(如圖7所示)的對(duì)數(shù)比,計(jì)算公式如下:
相關(guān)推薦
技術(shù)專區(qū)
- FPGA
- DSP
- MCU
- 示波器
- 步進(jìn)電機(jī)
- Zigbee
- LabVIEW
- Arduino
- RFID
- NFC
- STM32
- Protel
- GPS
- MSP430
- Multisim
- 濾波器
- CAN總線
- 開(kāi)關(guān)電源
- 單片機(jī)
- PCB
- USB
- ARM
- CPLD
- 連接器
- MEMS
- CMOS
- MIPS
- EMC
- EDA
- ROM
- 陀螺儀
- VHDL
- 比較器
- Verilog
- 穩(wěn)壓電源
- RAM
- AVR
- 傳感器
- 可控硅
- IGBT
- 嵌入式開(kāi)發(fā)
- 逆變器
- Quartus
- RS-232
- Cyclone
- 電位器
- 電機(jī)控制
- 藍(lán)牙
- PLC
- PWM
- 汽車電子
- 轉(zhuǎn)換器
- 電源管理
- 信號(hào)放大器
評(píng)論