<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于DSP與FPGA的藍牙數(shù)據(jù)采集系統(tǒng)設(shè)計

          基于DSP與FPGA的藍牙數(shù)據(jù)采集系統(tǒng)設(shè)計

          作者: 時間:2010-10-18 來源:網(wǎng)絡(luò) 收藏

          前端調(diào)理電路的核心是模數(shù)轉(zhuǎn)換,對于模擬信號,傳感器采集的信號經(jīng)調(diào)理后需要進行模數(shù)轉(zhuǎn)換,然后與FPGA相連。而數(shù)字信號則經(jīng)過調(diào)理后可直接與FPGA相連。模數(shù)轉(zhuǎn)換模塊采用TI公司的高速、低功耗、6通道同步采樣的16位模數(shù)轉(zhuǎn)換器ADS8364。ADS8364采用+5 V工作電壓,具有80 dB共模抑制能力的全差分輸入通道,6個模擬輸入通道(分為A,B,C 3組)可以同時并行采樣和轉(zhuǎn)換[2]??紤]到FPGA可以靈活地改變時鐘頻率,進而改變系統(tǒng)的采樣頻率,所以ADS8364由FPGA提供時鐘和復(fù)位信號,最高頻率為5 MHz,其相應(yīng)采樣頻率為250 kHz。同時FPGA還為ADS8364提供信號。A/D轉(zhuǎn)換結(jié)束后產(chǎn)生轉(zhuǎn)換結(jié)束信號,通過FPGA引發(fā)DSP的中斷。在轉(zhuǎn)換結(jié)束后,F(xiàn)PGA將6個16位的轉(zhuǎn)換結(jié)果讀入SDRAM中。ADS8364的地址/模式信號(A0,A1,A2)決定ADS8364的單通道、周期或FIFO模式的數(shù)據(jù)讀取方式。將ADD引腳置為高電平,使得讀出的數(shù)據(jù)中包括轉(zhuǎn)換通道信息。在系統(tǒng)中,采用FPGA實現(xiàn)ADS8364的接口控制電路,ADS8364轉(zhuǎn)換數(shù)據(jù)通過FPGA存在SDRAM中。
           本系統(tǒng)中,ADS8364、FPGA、DSP與SDRAM的接口連接如圖2所示。

          本文引用地址:http://www.ex-cimer.com/article/151424.htm

          1.3 DSP與FPGA協(xié)同處理模塊
           DSP和FPGA協(xié)同處理模塊是本系統(tǒng)的核心,其主要完成對ADS8364的控制、數(shù)據(jù)的計算以及相應(yīng)的邏輯控制,并通過藍牙完成數(shù)據(jù)的傳輸。由于數(shù)據(jù)采集要求采集數(shù)據(jù)量大,多路信號同時采集,要求實時性好、速度快、精度高等,本系統(tǒng)采用基于DSP與FPGA協(xié)同處理。系統(tǒng)設(shè)計中,采用TI公司的DSP芯片TMS320F2812和Altera公司的FPGA芯片EP2C5。
          EP2C5是Altera公司推出的CycloneII序列FPGA器件,采用TSMC90nm、Low-K工藝,1.2 V內(nèi)核電壓,工作電壓為1.15 V~3.465 V,內(nèi)嵌RAM 119 808位,13個乘法器,并有143個I/O腳。在本系統(tǒng)中,為了數(shù)據(jù)緩存,需要在FPGA和DSP之間有一個FIFO來充當數(shù)據(jù)的緩存區(qū),同時為了滿足數(shù)據(jù)采集中高速實時數(shù)據(jù)流應(yīng)用,避免FIFO溢出,設(shè)計時通過FPGA及SDRAM構(gòu)造一個FIFO,以提供一個低成本并能滿足高速實時數(shù)據(jù)流傳輸?shù)慕鉀Q方案。本系統(tǒng)中的EP2C5時鐘信號由外部晶振提供,EP2C5的復(fù)位信號由TMS320F2812的I/O口實現(xiàn)。TMS320F2812為EP2C5產(chǎn)生復(fù)位信號,當EP2C5檢測到有效的復(fù)位信號后,就會按照TMS320F2812產(chǎn)生的分頻因子觸發(fā)A/D轉(zhuǎn)換器進行A/D采樣,同時將ADS8364輸出的數(shù)據(jù)經(jīng)EP2C5預(yù)處理后,存儲到SDRAM中。EP2C5的JTGA口為其提供程序下載端口。
          TMS320F1812數(shù)字信號處理器是TI公司推出的低功耗、高性能32位定點數(shù)字信號處理器,它采用8級流水線結(jié)構(gòu),最高主頻150 MHz,片內(nèi)有18 KB RAM,128 KB Flash存儲器[3]。TMS320F1812采用3.3 V外設(shè)供電和1.8 V內(nèi)核供電,由外部電路提供電源和時鐘信號,與藍牙模塊、FPGA連接時不需要電平轉(zhuǎn)換。本系統(tǒng)中,TMS320F1812主要功能:控制FPGA及數(shù)據(jù)的讀取,通過向FPGA發(fā)送復(fù)位信號、控制信號以及讀指令,使FPGA從SDRAM中讀取存儲的數(shù)據(jù),并將數(shù)據(jù)傳輸給TMS320F1812;完成輸入數(shù)據(jù)的計算、打包等處理,與藍牙模塊連接。
          1.4 藍牙模塊
           藍牙模塊設(shè)計可選用CSR公司的BlueCore2-External單芯片藍牙模塊。該模塊核心工作電壓為1.8 V,輸入輸出口的工作電壓為3.3 V,符合藍牙規(guī)范V1.1和V1.2,集成有射頻收發(fā)、基帶控制和管理以及藍牙主控制器接口協(xié)議HCI,具有SPI、UART、USB、PIO、PCM接口。BlueCore2-External支持8 MB的外部Flash和ROM,可實現(xiàn)100 m內(nèi)的通信[1]。其結(jié)構(gòu)框圖如圖3所示。



          關(guān)鍵詞: 收發(fā)器

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();