基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì)

　　圖1是用SignalTap工具獲取的鏈?zhǔn)紻MA讀時(shí)序圖。PCIE核接收tx_req0請求信號，然后給出一個(gè)tx_ack0，同時(shí)將tx_dr0置為有效，該信號套住的TXData就是需要讀取的有效數(shù)據(jù)。在每次DMA結(jié)束之后，PCIE核都會用同樣的控制邏輯給主機(jī)傳送1個(gè)已完成DMA次數(shù)的狀態(tài)字，如圖1中的44040000h。

　　4 性能測試

　　在做總線性能測試時(shí)，采用鏈?zhǔn)紻MA傳輸方式，共4個(gè)描述符表。根據(jù)實(shí)際使用的PCIE總線通道數(shù)和DMA長度的不同，實(shí)際測試得到的總線速度也不同，表3給出了參考數(shù)據(jù)。

　　5 結(jié)語

　　使用FPGA來設(shè)計(jì)PCIE總線擴(kuò)展卡，可以省去專用的PCIE接口芯片，降低了硬件設(shè)計(jì)成本，提高了硬件的集成度。利用FPGA的可編程特性，大大提高了設(shè)計(jì)靈活性、適應(yīng)性和可擴(kuò)展性。PCIE總線提供了高速、獨(dú)享的數(shù)據(jù)交換通道，確保在大數(shù)據(jù)量的數(shù)據(jù)交換時(shí)不會出現(xiàn)瓶頸，而且作為新一代總線，它使系統(tǒng)在獲得更高性能的同時(shí)，具有了良好的升級性。