基于NioslI的SOPC系統(tǒng)的LCD顯示驅(qū)動(dòng)IP核設(shè)計(jì)

　　3.2 寄存器組

　　寄存器組由一系列寄存器組成，為軟件提供了訪問硬件的通道。寄存器組中的寄存器是根據(jù)任務(wù)邏輯中需要實(shí)現(xiàn)的特定邏輯功能來設(shè)定的，任務(wù)邏輯中的數(shù)據(jù)通過這些寄存器傳輸。本設(shè)計(jì)中，寄存器組設(shè)定了8位頁(yè)地址寄存器、8位列地址寄存器，以及32位數(shù)據(jù)寄存器等。

　　3.3 Ayalon總線接口

　　顯示驅(qū)動(dòng)的Avalon總線接口需要一個(gè)簡(jiǎn)單的Slave端口。該端口使用較少的Avalon信號(hào)來處理簡(jiǎn)單的寄存器讀/寫傳輸。該模塊是與Avalon總線接口的一個(gè)頂層模塊，主要功能是對(duì)任務(wù)邏輯模塊和寄存器模塊進(jìn)行例化和封裝，使其信號(hào)類型符合Avalon總線信號(hào)規(guī)范和外接模塊的信號(hào)規(guī)范。頂層接口定義如下：

　　3.4 顯示驅(qū)動(dòng)封裝及軟件設(shè)計(jì)

　　直接在SOPC Builder中添加設(shè)計(jì)好的顯示驅(qū)動(dòng)IP Core和Verilog HDL語(yǔ)言描述的文件，并根據(jù)Avalon總線傳輸規(guī)范設(shè)置好相關(guān)的信號(hào)線及傳輸參數(shù)。由于是在NiosII IDE環(huán)境下直接編寫用戶程序，可以不用編寫驅(qū)動(dòng)程序。完成后，將顯示驅(qū)動(dòng)IP Core添加至SOPC工程，并編譯、下載到FPGA器件中。

　　在NiosII IDE環(huán)境下，使用自己添加的模塊編寫程序，可直接調(diào)用甬?dāng)?shù)IOWR(BASE，OFFSET，DATA)和IORD(BASE，OFFSET)對(duì)內(nèi)部寄存器進(jìn)行讀寫。本文使用結(jié)構(gòu)體定義了一個(gè)指向模塊的結(jié)構(gòu)體指針，對(duì)寄存器進(jìn)行讀寫操作。

　　CBGl28064本身不帶字庫(kù)，可以通過2種方式添加字庫(kù)：一種是把所需字庫(kù)做到硬件ROM中，增加了硬件資源成本，且缺乏靈活性;另一種是在軟件中定義字庫(kù)，通過寫數(shù)據(jù)寄存器進(jìn)行顯示。本設(shè)計(jì)采用第2種方式，在軟件中定義字庫(kù)，并編寫了簡(jiǎn)單的顯示測(cè)試程序，在液晶屏上顯示“ZHONG GUO”字樣。測(cè)試結(jié)果表明，該設(shè)計(jì)是正確可行的。此外，利用字模軟件生成的圖形數(shù)據(jù)，也可進(jìn)行圖形顯示。

　　結(jié)語(yǔ)

　　本文采用有限狀態(tài)機(jī)設(shè)計(jì)了CBGl28064液晶模塊驅(qū)動(dòng)硬件邏輯，并將顯示驅(qū)動(dòng)IP核進(jìn)行封裝構(gòu)成了一個(gè)模塊化的獨(dú)立元件，使其能夠在其他的工程中復(fù)用;在此基礎(chǔ)上，基于NiosII嵌入式處理器構(gòu)建了一個(gè)用戶定制的片上系統(tǒng)。經(jīng)過在Cyclone系列FPGA上測(cè)試，該驅(qū)動(dòng)能夠在C-BGl28064液晶模塊上顯示字符、圖形。整個(gè)系統(tǒng)體現(xiàn)了SOPC嵌入式系統(tǒng)的靈活性和擴(kuò)展性。