Spartan-3 FPGA實(shí)現(xiàn)的DSP嵌入系統(tǒng)及其在在平板顯示器中的應(yīng)用

前言

用FPGA實(shí)現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復(fù)完成特定功能的計(jì)算系統(tǒng)，雖則是隱含嵌入，但實(shí)際上在各種常用的芯片中能夠找到這些嵌入式系統(tǒng)。例如，消費(fèi)類電子產(chǎn)品中的手機(jī)、尋呼機(jī)、數(shù)字相機(jī)、攝像機(jī)、錄像機(jī)、個(gè)人數(shù)字助理等。

當(dāng)今，以現(xiàn)場可編程門陣列(FPGA)來實(shí)現(xiàn)可配置的嵌入式系統(tǒng)已越來越廣泛.其Spartan-3E FPGA成為實(shí)現(xiàn)各種低成本數(shù)字消費(fèi)類系統(tǒng)的理想器件。這是從系統(tǒng)對上市時(shí)間的要求、可編程的特性以及集成度等方面考慮有其獨(dú)特的優(yōu)勢。即采用90納米工藝生產(chǎn)FPGA器件之后，F(xiàn)PGA器件進(jìn)一步降低成本，減少功耗和提高性能，低成本使FPGA成為中小批量生產(chǎn)的應(yīng)用器件，應(yīng)用范圍從早期的軍事、通信系統(tǒng)等擴(kuò)展到低成本消費(fèi)電子類等產(chǎn)品。

目前，常用FPGA來實(shí)現(xiàn)DSP嵌入系統(tǒng)與嵌入微處理器系統(tǒng)，而本文主要介紹高性能、低成本的Spartan-3 FPGA實(shí)現(xiàn)的DSP嵌入系統(tǒng)及其Spartan-3系列器件在平板顯示器中的應(yīng)用。

2、關(guān)于用Spartan-3 FPG來實(shí)現(xiàn)的DSP嵌入系統(tǒng)

為什么利用Spartan-3 FPGA來實(shí)現(xiàn)DSP系統(tǒng)，這應(yīng)首先了解Spartan-3 FPGA特性，即Spadan-3的各種功能及其在實(shí)現(xiàn)DSP時(shí)的用途。

2.1 Spartan-3 FPGA特性概述。

2.11成本較低的FPGA

*Spartan-3平臺FPGA具有很高的性價(jià)比

經(jīng)過優(yōu)化的Spartan-3 FPGA架構(gòu)，結(jié)合90納米處理技術(shù)和300毫米晶圓技術(shù)，每片晶圓產(chǎn)出的完好芯片數(shù)足130納米/200毫米技術(shù)的五倍，其每邏輯單元成本(CPL)最低。

*完整的密度范圍

Spartan-3FPGA的密度范圍是從50，000系統(tǒng)門到5，000，000系統(tǒng)門，這使得低成本FPGA與的密度范圍得到了前所未有的擴(kuò)展；326MHz的系統(tǒng)時(shí)鐘率；三路電源干線內(nèi)核電壓1.2V、I/O電壓1.2~3.3V、輔助設(shè)備電壓2.5V.它為高容量，面向用戶的設(shè)備提供了非常低的成本與高性能邏輯方案。

*獨(dú)特的交錯(cuò)排列I/O引腳技術(shù)

Spartan-3FPGA結(jié)合了90納米處理性術(shù)和交錯(cuò)排列引腳技術(shù)，可以提供、很低的每I/O成本(CPl)和最高的每門I/O數(shù)。

2.12 獨(dú)特的功能

*XCITE技術(shù)(數(shù)字控制阻抗技術(shù))使用

XCITE片上數(shù)字終端不再需要外部電阻器(見圖1(a)所示)，這提供了大量的優(yōu)勢。 減少系統(tǒng)組件；提高系統(tǒng)可靠性；簡化電路板布局；降低制造成本；實(shí)現(xiàn)I/O最大帶寬；消除短反射噪音。

*選擇RAM分級存儲(即BlockRAM總位數(shù)高達(dá)1872kb)與擴(kuò)展內(nèi)存

Spartan-3 FPGA具有兩種類型的內(nèi)存，可以滿足不同的設(shè)計(jì)需求，即最大1.8Mb的真實(shí)雙端口塊RAM和最大520Kb的分布式RAM，其封裝形式為16位深×1位寬，可用作移位寄存器和FIFO。

*系統(tǒng)時(shí)鐘管理-具有4個(gè)DCM數(shù)字時(shí)鐘管理器

先進(jìn)的時(shí)鐘管理為高性能電路的設(shè)計(jì)者提供了更大的靈活性和更強(qiáng)的控制能力， 見圖1(b)所示。最多四個(gè)數(shù)字時(shí)鐘管理器(DCM)，并帶有9個(gè)外部輸出；8個(gè)預(yù)設(shè)的全球時(shí)鐘網(wǎng)絡(luò)，即8根全局時(shí)鐘線路和豐富的尋址。

*嵌入式乘法器

專用的硅資源允許充分地自定義數(shù)據(jù)路徑，并獲得最佳DSP性能，見圖1(c)所示。 最多104個(gè)18×18乘法器，該乘法器模塊允許兩個(gè)18位二進(jìn)制作為輸入并計(jì)算輸出36位結(jié)果，見圖所示；而專用的進(jìn)位邏輯和高效級聯(lián)，可實(shí)現(xiàn)更多功能。