CPLD設計的CCD信號發(fā)生器技術(shù)
加入技術(shù)交流群
圖3程序仿真結(jié)果
5 數(shù)模轉(zhuǎn)換及輸出處理模塊
選用DAC2900 作為數(shù)模轉(zhuǎn)換器，將模擬的灰度圖像經(jīng)數(shù)模轉(zhuǎn)換得到的模擬信號。DAC2900 是TI 公司生產(chǎn)的10 位高速D/A 器件，DAC2900 采用單一電源工作，電源范圍為3.3-5V， DAC2900 是電流輸出數(shù)模轉(zhuǎn)換器，它提供差分電流輸出，可支持單端或查分應用。兩個輸出電流的匹配確保在差分輸出結(jié)構(gòu)中提高其動態(tài)性能，電流輸出可直接與輸出電阻相接，提供兩個互補的單端電壓輸出，也可直接輸入變壓器。
DAC2900的模擬信號輸出可以采取單端輸出方式或者差分輸出方式。單端輸出方式連接比較簡單，但抗噪性能差，所以采取差分輸出方式，以盡量減少信號噪聲以及電磁的干擾。尤其是采用差分輸出方式可以將所有偶次諧波通過正反兩個輸入信號基本上互相抵消。
DAC2900芯片資料提供的原理圖如圖4所示，配置方案的參考公式如下：
圖4輸出處理電路原理圖
Vref為DAC2900內(nèi)部+1.25V基準電壓，Rset為DAC2900從外部引入的配置電阻值，由公式（1）可知，可以通過設定該電阻值來調(diào)節(jié)OUTFSI ,由公式（2）得出，從而可以控制電壓Vout 的大小。本系統(tǒng)Rset 取值為2K Ω ，可以得到20mA的滿量程輸出。系統(tǒng)要求轉(zhuǎn)換電壓范圍為 0-500mV，則輸出電阻Rf 取值為25 Ω ，滿足系統(tǒng)要求。利用CADENCE軟件實現(xiàn)PCB設計，原理圖如圖5所示：
圖5數(shù)模轉(zhuǎn)換模塊的DXP原理圖
6 提高信號精度
經(jīng)過上述的數(shù)字的信號生成，數(shù)模轉(zhuǎn)換及轉(zhuǎn)換，基本上可以得到所需要的頻率為11 MHz 的信號波形。信號上疊加了很多的高頻噪聲，無法滿足下級采樣系統(tǒng)對低噪聲的要求。因此需要從PCB的布局、布線及器件的配置等多個角度人手，對信號進行改進，把噪聲限制在10 mV 以下，主要從以下三方面來提升系統(tǒng)性能，抑制噪聲：
（1）電源濾波部分。電源噪聲的危害最大，通過對電源部分增加濾波電路來濾除電源噪聲，同時因為大旁路電容可能因諧振而失效，所以在電路板上布置了一些比較小的旁路電容陣列，CPLD器件的每個供電電壓管腳都要外接0.1μ ，電容來進行濾波。
（2）由于系統(tǒng)工作在較高的頻率，所以要考慮到信號的完整性問題，即解決信號的反射及信號之間的串擾問題。選取串聯(lián)端接的方法，并且將匹配電阻盡量靠近信號發(fā)送端。同時將設計完成的PCB圖導入CADENCE軟件進行仿真，確定最佳的串聯(lián)電阻值，實際系統(tǒng)通過串聯(lián)匹配電阻后，信號的過沖和振鈴現(xiàn)象得到了有效的消除。
（3）增加模擬一階有源濾波電路。通過示波器發(fā)現(xiàn)生成信號上疊加有高頻噪聲，為了濾除該噪聲，選用OPA680放大器構(gòu)成有源低通濾波電路。通過調(diào)節(jié)器件參數(shù)來改變?yōu)V波器的低通頻率范圍，大大方便了系統(tǒng)調(diào)試，有效的濾除了高頻噪聲。在接插件管腳增加RC低通濾波電路，實際證明對提高信號質(zhì)量有一定的改善作用。
7 結(jié)束語
編譯仿真通過后，在頂層用原理圖進行綜合實現(xiàn)，然后燒入芯片進行實驗，并根據(jù)實際運行情況，對設計進行改進。如根據(jù)實際器件的延時特性．在設計中某些地方插入適當?shù)难舆t單元以保證各時延一致。本設計完成了CCD 輸出信號仿真,并給出最終仿真波形。我們對設計的信號發(fā)生器在不同配置數(shù)據(jù)下的輸出信號進行了測試，信號的波形和信噪比都完全能達到系統(tǒng)所要求的性能指標，從而表明該設計方案是行之有效的。本文引用地址：http://www.ex-cimer.com/article/151758.htm
評論