如何降低藍(lán)牙裝置的功耗

　　隨著人們生活水平的提高以及安全防范意識(shí)的加強(qiáng)，視頻監(jiān)控系統(tǒng)得到了廣泛應(yīng)用。目前的監(jiān)控多以PC機(jī)為主，只能起到簡(jiǎn)單的視頻記錄功能，同時(shí)需要配備專人監(jiān)視屏幕。對(duì)于一些少有人出入的重要場(chǎng)所，通過人工方式對(duì)屏幕監(jiān)控是一件麻煩的事情，而且PC機(jī)還需要配備大容量的硬盤來保存所有視頻圖像，硬盤使用量極大。針對(duì)這種情況，本文設(shè)計(jì)了一個(gè)無人值守的監(jiān)控系統(tǒng)。系統(tǒng)在無人進(jìn)入監(jiān)視范圍時(shí)不保存視頻圖像，當(dāng)有人進(jìn)入監(jiān)視范圍時(shí)才啟動(dòng)視頻記錄程序，同時(shí)自動(dòng)快速捕獲人臉，利用模式識(shí)別與圖像處理技術(shù)對(duì)人臉特征進(jìn)行分析，提取其特征量并與人臉庫(kù)中的特征量進(jìn)行匹配，判斷是否為非法人員，如果是則進(jìn)行報(bào)警，并通過網(wǎng)絡(luò)提醒遠(yuǎn)程監(jiān)控中心注意監(jiān)視。對(duì)于平時(shí)很少有人出現(xiàn)的場(chǎng)合，利用該監(jiān)控系統(tǒng)可以減少數(shù)據(jù)容量，減少監(jiān)控人員，而且不會(huì)擔(dān)心錯(cuò)過監(jiān)視對(duì)象。本系統(tǒng)是在原有一代產(chǎn)品的基礎(chǔ)上對(duì)硬件電路設(shè)計(jì)及軟件算法上進(jìn)行了改進(jìn)。實(shí)踐證明系統(tǒng)的反應(yīng)速度、識(shí)別處理速度等都有了較大提高。
1 系統(tǒng)概述
　　攝像機(jī)在主控系統(tǒng)的控制下工作，在沒有移動(dòng)目標(biāo)進(jìn)入的情況下，攝像機(jī)的數(shù)據(jù)不存儲(chǔ)。當(dāng)拍攝到有人進(jìn)入后，主控系統(tǒng)立即控制攝像機(jī)對(duì)非法進(jìn)入指定區(qū)域的人體進(jìn)行跟蹤，并在跟蹤過程當(dāng)中對(duì)人臉定位并快速準(zhǔn)確地獲取其面部圖像，同時(shí)啟動(dòng)錄像功能；然后通過一系列的數(shù)字圖像處理方法對(duì)面部圖像進(jìn)行分析、處理，確定是否為非法入侵，如果是則啟動(dòng)報(bào)警系統(tǒng)。利用多個(gè)這樣的子系統(tǒng)可組成一個(gè)監(jiān)控網(wǎng)絡(luò)，各個(gè)子系統(tǒng)通過網(wǎng)絡(luò)與監(jiān)控中心連接。因各個(gè)子系統(tǒng)具有智能監(jiān)控功能，所以監(jiān)控中心只配備一個(gè)值守人員即可監(jiān)控20個(gè)以上的監(jiān)控點(diǎn)，大大減少了人員的使用。
2 系統(tǒng)硬件組成
　　由于該系統(tǒng)處理的數(shù)據(jù)量較大，且要求實(shí)時(shí)性強(qiáng)，故采用DSP和FPGA相結(jié)合的方法，加上圖像數(shù)據(jù)采集芯片以及存儲(chǔ)芯片，構(gòu)成核心圖像處理單元。同時(shí)配備有本地報(bào)警模塊、網(wǎng)絡(luò)傳輸?shù)?，從而?gòu)成了一個(gè)完整的監(jiān)控系統(tǒng)。系統(tǒng)組成框圖如圖1所示。與原有系統(tǒng)相比，本系統(tǒng)作了如下改進(jìn)：把原來只作為數(shù)據(jù)緩沖處理的FPGA設(shè)計(jì)為主控芯片，控制數(shù)據(jù)的輸入調(diào)理和輸出報(bào)警，而把DSP解放出來，專門用作圖像處理及傳輸。這樣可以提高數(shù)據(jù)的處理速度，從而提高系統(tǒng)的反應(yīng)速度。

2.1 系統(tǒng)主要芯片的選用
　　(1)圖像采集芯片采用TVP5150。TVP5150是具備超低功耗、支持NTSC／PAL／SECAM等格式的高性能視頻解碼器。在正常工作時(shí)，它的功耗僅115 mW，通過設(shè)置內(nèi)部寄存器，可以將模擬圖像信號(hào)轉(zhuǎn)換為YUV4:2:2格式的ITU-R BT.656數(shù)字信號(hào)，并直接送到DM642進(jìn)行處理。
　　(2)為提供系統(tǒng)的快速反應(yīng)能力，圖像處理芯片的選擇尤為關(guān)鍵，綜合各方面的因素，DSP選用TI公司專用多媒體芯片TMS320DM642(簡(jiǎn)稱“DM642”)。DM642基于C64x內(nèi)核，可在720 MHz時(shí)鐘頻率下工作，每個(gè)指令周期可并行8條32 bit指令，能達(dá)到5 760 MIPS的峰值計(jì)算速度[6]。DM642采用了2級(jí)緩存結(jié)構(gòu)(L1和L2)，大大提高了程序的運(yùn)行速度。片內(nèi)64 bit的EMIF(External Memory Interface)接口可以與SDRAM、Flash等存儲(chǔ)器進(jìn)行無縫連接，極大地方便了大量數(shù)據(jù)的搬移。此外，DM642還擁有3個(gè)專用的視頻端口(VP0～VP2)，用于接收、處理視頻和音頻數(shù)據(jù)，系統(tǒng)功能擴(kuò)展十分方便。此外，DM642自帶的EMAC口以及從EMTF口擴(kuò)展出來的ATA口，還為處理完成后產(chǎn)生的海量數(shù)據(jù)提供了存儲(chǔ)通道[5]。DM642需要外加SDRAM（4 M64 bit），用于存放程序和緩存數(shù)字視頻，以及FLASH（4 M8 bit），用于存放固化程序，以便進(jìn)行ROM引導(dǎo)。
　　(3)FPGA負(fù)責(zé)實(shí)現(xiàn)系統(tǒng)的邏輯、輸出控制以及內(nèi)部緩存的時(shí)序控制。為實(shí)現(xiàn)圖像的實(shí)時(shí)采集和處理，需要視頻采集和圖像處理并行工作。采集到的圖像數(shù)據(jù)送到DSP前的緩存接口設(shè)計(jì)是關(guān)鍵，設(shè)計(jì)的優(yōu)劣直接影響到系統(tǒng)的反應(yīng)速度。要提高數(shù)據(jù)緩存讀取速度，可利用FPGA內(nèi)部資源構(gòu)建高速雙口RAM作為內(nèi)部緩存，使數(shù)據(jù)幀處理交替進(jìn)行，從而實(shí)現(xiàn)數(shù)據(jù)采集與處理同時(shí)進(jìn)行，其內(nèi)部結(jié)構(gòu)如圖2的虛線框內(nèi)所示。采集到的數(shù)字視頻信號(hào)先經(jīng)過濾波處理，之后送入邏輯單元A，A負(fù)責(zé)產(chǎn)生時(shí)鐘及數(shù)據(jù)邏輯控制。輸入的視頻數(shù)據(jù)信號(hào)在A的控制下，進(jìn)入到緩沖器寄存器B和C，在控制單元D的控制下，送到雙口RAM。為了實(shí)現(xiàn)實(shí)時(shí)圖像采集和處理，使得FPGA對(duì)圖像數(shù)據(jù)的緩沖和DSP對(duì)圖像數(shù)據(jù)的讀取同步進(jìn)行，將RAM分成相等的2塊，即RAM1和RAM2。在系統(tǒng)工作的過程中，一塊用于緩沖圖像數(shù)據(jù)，F(xiàn)PGA分類緩沖后的圖像信號(hào)寫入該存儲(chǔ)區(qū)；另一塊則由DSP用于對(duì)圖像數(shù)據(jù)的讀取，DSP可以直接對(duì)這個(gè)存儲(chǔ)區(qū)的數(shù)據(jù)進(jìn)行運(yùn)算。該緩存結(jié)構(gòu)的另一特點(diǎn)是FPGA和DSP對(duì)雙口RAM的尋址是來回切換的。因?yàn)镈SP讀取RAM的速度大于FPGA寫RAM的速度，所以切換信號(hào)僅由FPGA發(fā)出。當(dāng)FPGA分類緩沖數(shù)據(jù)寫滿RAM1時(shí)，F(xiàn)PGA向DSP發(fā)出一個(gè)中斷信號(hào)，此時(shí)DSP讀取RAM1中的數(shù)據(jù)，同時(shí)FPGA的緩沖數(shù)據(jù)寫入RAM2。當(dāng)RAM2中數(shù)據(jù)寫滿時(shí)，F(xiàn)PGA再向DSP發(fā)出中斷信號(hào)，DSP讀取RAM2中的數(shù)據(jù)，同時(shí)FPGA的緩沖數(shù)據(jù)RAM1。如此交替實(shí)現(xiàn)圖像數(shù)據(jù)讀寫同時(shí)進(jìn)行，從而提高了數(shù)據(jù)處理的速度。

　　FPGA的選擇較為關(guān)鍵，內(nèi)部RAM的資源決定系統(tǒng)的反應(yīng)速度。在原有一代系統(tǒng)中選用的FPGA資源較少，不足以存儲(chǔ)一幀圖像，因此數(shù)據(jù)的讀寫只能分塊進(jìn)行，需要控制邏輯較為復(fù)雜，同時(shí)也降低了整個(gè)系統(tǒng)的速度。對(duì)于一幀720×576的圖像，共有414 720像素，每個(gè)像素8 bit，即共有414 KB的數(shù)據(jù)。因此可選用Altera公司的CycloneIII系列產(chǎn)品EP3C120。Cyclone III系列的FPGA采用65 nm技術(shù)，具有低功耗、低成本和高性能特點(diǎn)， EP3C120內(nèi)部擁有120K個(gè)邏輯單元(LE)，4 Mbit嵌入式存儲(chǔ)器，288個(gè)嵌入式18×18乘法器，可以滿足一幀圖像的存儲(chǔ)，在處理數(shù)據(jù)時(shí)可按照奇偶幀分別進(jìn)行讀寫。