<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 采用VC++程序的FPGA重配置設(shè)計(jì)方案

          采用VC++程序的FPGA重配置設(shè)計(jì)方案

          作者: 時(shí)間:2010-04-21 來(lái)源:網(wǎng)絡(luò) 收藏

          ++

          本文引用地址:http://www.ex-cimer.com/article/151906.htm利用現(xiàn)場(chǎng)可編程邏輯器件的多次可編程特點(diǎn),通過(guò)重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù),從而實(shí)現(xiàn)不同的芯片邏輯功能,可以在很大程度上提高資源利用率。原始的方法是硬件者根據(jù)需求生成配置數(shù)據(jù)流,然后通過(guò)專用配置芯片對(duì)FPGA進(jìn)行配置,例如通過(guò)下載電纜將配置數(shù)據(jù)流存儲(chǔ)到FPGA配置存儲(chǔ)芯片中,該方法的整個(gè)過(guò)程需要芯片廠商的專用軟件參與。因此,該配置方法對(duì)依賴下載電纜,適合于產(chǎn)品研制過(guò)程中下載配置操作,且有一定的局限性,不適用對(duì)產(chǎn)品應(yīng)用中的系統(tǒng)升級(jí)或系統(tǒng)重構(gòu)。

          結(jié)合對(duì)

          圖1中借用原系統(tǒng)DSP處理器的控制功能來(lái)完成上位機(jī)控制命令及下載數(shù)據(jù)的接收,上位機(jī)與系統(tǒng)之間PCI總線接口。上位機(jī)命令由DSP處理器進(jìn)行解析,并隨后發(fā)送到配置芯片控制器中,配置芯片控制器可由CPLD器件構(gòu)成,它的編程EEPROM或FLASH技術(shù),且無(wú)需外部存儲(chǔ)器芯片。

          在設(shè)計(jì)中,上位機(jī)通過(guò)PCI總線建立通信并發(fā)送配置命令及數(shù)據(jù)至DSP,DSP以串行方式通知配置芯片控制器發(fā)送控制命令以及要進(jìn)行配置的數(shù)據(jù)包,同時(shí),配置芯片控制器在解析命令后,還應(yīng)執(zhí)行相應(yīng)的操作,并完成FPGA配置芯片所需的下載時(shí)序及配置數(shù)據(jù)。配置芯片的數(shù)據(jù)下載過(guò)程稱為編程操作,編程完成后,再啟動(dòng)配置操作,即可進(jìn)行FPGA從配置芯片讀取新的系統(tǒng)配置過(guò)程。與常用的FPGA配置方法相比較,本文所采用的FPGA可重構(gòu)設(shè)計(jì)的硬件結(jié)構(gòu)更加簡(jiǎn)單,用戶操作也更加方便,而且在對(duì)FPGA的配置芯片寫入配置數(shù)據(jù)的時(shí)候,并不會(huì)影響到FPGA的繼續(xù)工作,系統(tǒng)重構(gòu)的時(shí)隙也更小。

          DSP控制程序一般采用中斷等待的設(shè)計(jì)思想,處理器上電啟動(dòng)后,首先對(duì)自身的工作方式進(jìn)行設(shè)置,然后對(duì)系統(tǒng)各個(gè)功能模塊進(jìn)行初始化操作,使其工作在一個(gè)確定的已知狀態(tài)下。之后,在完成系統(tǒng)的初始化以后,DSP程序進(jìn)入空閑等待狀態(tài),直到標(biāo)志著上層命令已送達(dá)控制邏輯的中斷信號(hào)有效,程序再?gòu)目臻e等待狀態(tài)進(jìn)入中斷服務(wù)程序,然后判斷是系統(tǒng)配置命令,還是其他工作命令。若接收到配置命令,則進(jìn)入串口中斷服務(wù)程序,隨后判斷配置命令的類別,并進(jìn)入相應(yīng)的子函數(shù)程序,包括配置模式、用戶模式、擦除、擦除延時(shí)、寫數(shù)據(jù)等多個(gè)子函數(shù)。配置模式是指系統(tǒng)通過(guò)發(fā)送控制命令來(lái)獲取FPGA配置芯片的數(shù)據(jù)信號(hào)線、時(shí)鐘信號(hào)線以及片選信號(hào)線的控制權(quán),從而進(jìn)行讀寫操作。調(diào)用配置模式子函數(shù)后,發(fā)送不同的命令控制字,便可以選擇配置不同的配置器件。

          本系統(tǒng)中的邏輯電路平臺(tái)由2片Altra公司FPGA芯片構(gòu)成,其對(duì)應(yīng)的配置芯片分別為EPCS16和EPCS1器件,設(shè)計(jì)中,可以分別為這兩片配置芯片設(shè)置各自的32位控制字。用戶模式子函數(shù)可在系統(tǒng)對(duì)EPCS配置芯片的寫數(shù)據(jù)操作完成后,通過(guò)系統(tǒng)發(fā)送控制命令來(lái)釋放配置芯片EPCS的數(shù)據(jù)信號(hào)線、時(shí)鐘信號(hào)線以及片選信號(hào)線的控制權(quán),這樣,F(xiàn)PGA將恢復(fù)到用戶所設(shè)置的工作模式。

          2 可重配置軟件


          用戶發(fā)送配置數(shù)據(jù)流到EPCS對(duì)FPGA進(jìn)行配置的結(jié)構(gòu)圖如圖2所示,其中PC機(jī)部分為上位機(jī)配置控制的用戶軟件宿主。配置控制軟件主要包括用戶應(yīng)用程序(Win32應(yīng)用程序)、儀器驅(qū)動(dòng)程序、總線驅(qū)動(dòng)程序三部分,總線驅(qū)動(dòng)位于整個(gè)軟件系統(tǒng)的最底層,可通過(guò)硬件抽象層(HAL)直接與硬件進(jìn)行交流。儀器驅(qū)動(dòng)位于總線驅(qū)動(dòng)和用戶應(yīng)用程序之間。它對(duì)上可為屏蔽底層工作細(xì)節(jié)提供應(yīng)用程序調(diào)用的接口函數(shù),對(duì)下則可發(fā)送命令或接收數(shù)據(jù)。用戶應(yīng)用程序則位于軟件結(jié)構(gòu)的最上層,可通過(guò)調(diào)用儀器驅(qū)動(dòng)程序,間接地與底層進(jìn)行交互。其結(jié)構(gòu)圖如圖3所示。

          上一頁(yè) 1 2 3 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();