IPTV系統(tǒng)中的FPGA供電問題解決方案
加入技術(shù)交流群
現(xiàn)在的可編程門陣列(FPGA)已經(jīng)被證明是這種平臺(tái)的理想選擇，因?yàn)樗鼈兲峁┝丝焖俑淖兪袌鲂枨蟮撵`活性。FPGA的電源需求通常很復(fù)雜，因?yàn)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA有多達(dá)三種供電要求，為了實(shí)現(xiàn)可靠的系統(tǒng)性能，必須對(duì)這些要求排序。
內(nèi)核電壓
內(nèi)核電壓軌通常設(shè)定成VCCINT，為FPGA邏輯供電。要求的電流從幾百毫安到幾十安培，具體大小取決于時(shí)鐘頻率和所用的門數(shù)。因?yàn)樵撠?fù)載是呈高度容性，內(nèi)核電壓電流要求可能在開始的時(shí)候很高。FPGA內(nèi)核對(duì)瞬態(tài)響應(yīng)的要求很嚴(yán)格，內(nèi)核電源電壓必須緩慢增加并且常常要求在固定的時(shí)間長度內(nèi)上升到穩(wěn)定的電壓。例如，Xilinx公司的Virtex-4必須讓VCCINT電源在0.2ms和50ms之間上電。
I/O電壓
I/O電壓(VCCIO)通常要求的電壓軌是3.3V、2.5V、1.8V或1.5V。I/O標(biāo)準(zhǔn)可以由FPGA中的I/O模塊獨(dú)立設(shè)置，因此一個(gè)FPGA就有可能存在一個(gè)以上的I/O電壓。I/O電流要求取決于所用的I/O數(shù)量和時(shí)鐘速度。通常，I/O電流要求低，范圍在幾百毫安到3A。
輔助電壓
輔助電壓(VCCAUX)要求電源具有高電源抑制比(PSRR)，因?yàn)殡娫粗苯优c數(shù)字時(shí)鐘管理(DCM)相連。如果電源噪聲被容許耦合到DCM，將可能影響到系統(tǒng)的性能。
雖然I/O和輔助電壓不需要按照特別的順序上電，但是，F(xiàn)PGA制造商常常要指定內(nèi)核和I/O的上電順序或跟蹤該順序。不指定上電順序或不跟蹤上電順序所面臨的后果是常常會(huì)對(duì)系統(tǒng)中的器件造成不可挽回的破壞。FPGA、PLD、DSP和微處理器通常在內(nèi)核與I/O電源之間放置二極管作為ESD保護(hù)元件。如果電源違反了跟蹤要求并超過了保護(hù)二極管的正向偏置，那么該器件就可能被損壞。
解決方案
為說明FPGA供電要求的復(fù)雜性，以在固定時(shí)間段對(duì)VCCINT上電的要求為例。為了保證由上下限控制的2ms到50ms之間的上電時(shí)間，要實(shí)現(xiàn)如圖1所示的電路。
圖1：MIC37302和分立電路確保受控的斜率和時(shí)序
對(duì)內(nèi)核和I/O電源的上電排序或上電順序的跟蹤，增加了電源管理電路的復(fù)雜性和成本。為克服這個(gè)問題，設(shè)計(jì)工程師需要一種不增加外部元器件而滿足所有這些需要的器件。這種產(chǎn)品的一個(gè)例子就是Micrel公司的MIC68200 LDO適用于各種板上電源 target=_blank>LDO，它把上升速度控制、上電排序和跟蹤等功能集成到一個(gè)3×3mm的MLF封裝之中。
評(píng)論