基于NiosII處理器的通用AD IP核的設(shè)計(jì)與實(shí)現(xiàn)

對(duì)于一些比較復(fù)雜的AD芯片(如AD73360)，往往需要對(duì)其寫(xiě)控制字、讀狀態(tài)字，這就需要增加寄存器文件模塊中的寄存器個(gè)數(shù)來(lái)完成相應(yīng)的邏輯功能。Avalon接口采用“基地址+地址偏移量”的方式來(lái)訪問(wèn)寄存器，這樣就可以簡(jiǎn)單地通過(guò)增加地址線的位數(shù)并進(jìn)行譯碼來(lái)實(shí)現(xiàn)，因此對(duì)于各種復(fù)雜的AD芯片具有很好的可擴(kuò)展性和適用性。
3 整個(gè)IP核在NiosII系統(tǒng)中的硬件測(cè)試
本設(shè)計(jì)采用Verilog HDL語(yǔ)言建立了一個(gè)頂層文件tlc549_adc_ip.v，通過(guò)對(duì)AD控制器模塊、FIR濾波器模塊、FIFO緩存模塊和帶Avalon-MM Slave接口的寄存器文件模塊進(jìn)行實(shí)例化與互連,最終完成了整個(gè)IP核的設(shè)計(jì)，它的模塊圖如圖7所示。

本文采用C++語(yǔ)言做了一個(gè)基于NiosII處理器的頂層應(yīng)用測(cè)試程序，利用描點(diǎn)法將不斷采集到的AD數(shù)據(jù)繪制成波形顯示出來(lái)，從而完成對(duì)整個(gè)IP核的硬件功能測(cè)試。測(cè)試過(guò)程中,在AD芯片的模擬輸入端輸入一個(gè)由1 kHz正弦信號(hào)和100 Hz的正弦信號(hào)疊加而成的混合信號(hào)，整個(gè)系統(tǒng)的運(yùn)行結(jié)果顯示在NiosII IDE軟件的Console控制臺(tái)中，如圖8所示。

通過(guò)對(duì)圖8中的正弦波形以及采樣到的數(shù)據(jù)進(jìn)行分析與計(jì)算可知，采集到的信號(hào)頻率是100 Hz，信號(hào)的幅度與外界的模擬輸入信號(hào)完全一致，從而驗(yàn)證了整個(gè)IP核的功能正確性。整個(gè)IP核使用5 275個(gè)LE，占總數(shù)的15.8%，4 096個(gè)存儲(chǔ)單元，占總數(shù)的0.8%。系統(tǒng)的主頻能達(dá)到199.64 MHz。
　為了驗(yàn)證AD IP核的通用性與適用性，本文還針對(duì)另外兩款A(yù)D芯片(AD7476和AD73360)進(jìn)行了IP核制作與測(cè)試，且測(cè)試信號(hào)與TLC549 IP核的測(cè)試信號(hào)完全相同。
　AD7476 IP核采用了上述通用AD IP核的設(shè)計(jì)方法，它的AD控制器模塊是針對(duì)AD7476這款 12位串行AD芯片而設(shè)計(jì)的。FIR濾波器模塊的參數(shù)與TLC549 IP核中的FIR濾波器參數(shù)相同，只是輸入數(shù)據(jù)的位寬設(shè)置為12位。由于AD7476芯片的采樣速率比較快,所以FIFO 緩存模塊的深度設(shè)置為1 024,位寬設(shè)置為12位，這樣可以使NiosII CPU的效率更高。
　AD73360 IP核同樣也采用了上述通用AD IP核的設(shè)計(jì)方法，它的AD控制器模塊是針對(duì)6路16位串行AD芯片AD73360設(shè)計(jì)的。它的FIR 濾波器模塊的參數(shù)和FIFO 緩存模塊的參數(shù)與TLC549中的相應(yīng)參數(shù)設(shè)置相同，只是把位寬設(shè)置為16位。由于控制的過(guò)程中需要對(duì)AD73360芯片內(nèi)部的寄存器進(jìn)行讀寫(xiě)，所以在寄存器文件模塊中增加了兩個(gè)寄存器(1個(gè)讀狀態(tài)字寄存器，1個(gè)寫(xiě)控制字寄存器)，從而完成對(duì)AD73360芯片內(nèi)部控制與狀態(tài)寄存器的讀寫(xiě)。
　這兩款A(yù)D IP核與TLC549 IP核的比較如表2所示。由表2可以看出，本文提出的基于NiosII處理器的通用AD IP核對(duì)于不同精度、不同采樣速率、不同時(shí)鐘速率、不同通道數(shù)的AD芯片都適用，并且具有較高的性能和靈活性。在實(shí)際應(yīng)用中，如果對(duì)該IP核所占用的資源數(shù)有一定的限制，可以自行編寫(xiě)FIR濾波器模塊，這樣能大大降低IP核所占用的資源數(shù)，從而實(shí)現(xiàn)整個(gè)IP核的性能與資源之間的平衡。