基于ARM Cortex-M3的嵌入式網(wǎng)絡(luò)播放系統(tǒng)

2 系統(tǒng)硬件模塊設(shè)計
2．1 以太網(wǎng)接口
ENC28J60是獨(dú)立的以太網(wǎng)控制器，采用業(yè)界標(biāo)準(zhǔn)的SPI串行接口，具有10 Mb／s SPI接口，符合IEEE802．3協(xié)議，內(nèi)置10 Mb／s以太網(wǎng)物理層器件(PHY)及介質(zhì)訪問控制器(MAC)。另外，它還具有可編程8 KB雙端口SRAM緩沖器，此緩沖存儲器具有靈活可靠的數(shù)據(jù)管理機(jī)制，以高效方式進(jìn)行信息包的存儲、檢索和修改，以減輕主控器件的內(nèi)存負(fù)荷。

圖2為網(wǎng)絡(luò)接口硬件連接示意圖。ENC28J60通過SPI總線實(shí)現(xiàn)與LM3Sll38的數(shù)據(jù)傳輸，CS為片選信號，SCLK為時鐘信號，MOSI／MISO為數(shù)據(jù)傳輸串口。此外，ENC28J60還與網(wǎng)絡(luò)變壓器HR901l70A相連，引出剛45接口。
2．2音頻接口
VSl003音頻編解碼器為VSl0XX系列第3代產(chǎn)品，包括MP3／WMA／MIDI解碼和ADPCM編碼2個單器件。其內(nèi)置有高性能、低功耗的DSP處理核(VSDSP)，工作內(nèi)存，可供用戶程序使用的5．5 KB RAM，串行SPI總線接口，高質(zhì)量的采樣頻率可調(diào)的過采樣D／A轉(zhuǎn)換器以及16位的過采樣A／D轉(zhuǎn)換器。圖3為音頻編解碼器模塊硬件連接示意圖，VSl003采用SPI總線與LM3Sll38實(shí)現(xiàn)通信。其中，SCLK為輸入時鐘，CS為片選信號，MOSI／MISO為數(shù)據(jù)串口，Demand為命令有效信號，VSl003外接音頻輸出設(shè)備。

2．3 USB控制接口
CH375是一款支持USB-HOST主機(jī)方式和USB-DE-VICE／SLAVE從設(shè)備方式的器件，主機(jī)端點(diǎn)輸入和輸出緩沖區(qū)各64字節(jié)，支持常用的12 Mb／s全速USB設(shè)備，支持USB設(shè)備的控制傳輸、批量傳輸、中斷傳輸。內(nèi)置固件處理海量存儲設(shè)備的專用通訊協(xié)議，支持Bulk-Only傳輸協(xié)議和SCSI，UFI，RBC或等效命令集的USB存儲設(shè)備。

圖4為USB控制接口模塊硬件連接示意圖，CH375通過UART串口與LM3S1138傳輸數(shù)據(jù)，*****為中斷信號，TXD／RXD為數(shù)據(jù)傳輸串口，CH375連接USB存儲設(shè)備。

3 系統(tǒng)軟件設(shè)計
μC／OS-II是專門為嵌入式應(yīng)用設(shè)計的實(shí)時操作系統(tǒng)內(nèi)核，其具有以下優(yōu)點(diǎn)：源代碼公開，代碼結(jié)構(gòu)清晰，注釋詳盡，組織有條理，具有良好的可擴(kuò)展性和可移植性，最多可以管理60個任務(wù)。該系統(tǒng)移植的μC／OS-II由用戶層、中間件層、μC／OS-II源碼層、μC／OS-II移植層和驅(qū)動庫組成。用戶層存放用戶代碼及設(shè)置，其中Main．c是用戶編寫任務(wù)處，Main．h定義堆棧大小及優(yōu)先級；中間件層Middleware存放UART、SPI等串口通信中間件和TCP／IP協(xié)議棧LwIP；μC／OS-II源碼層Source存放μC／OS-II的源代碼；μC／OS-II移植層Port存放μC／OS-Ⅱ基于LM3S的移植代碼，包括OS_CPU_C．C，OS_CPU_A．A，OS_CPU．C等3個必要文件；驅(qū)動庫層是直接面向硬件設(shè)備層，它是硬件設(shè)備和應(yīng)用程序之間的樞紐，直接與系統(tǒng)底層的硬件設(shè)備打交道，按照硬件設(shè)備的具體工作方式讀寫設(shè)備寄存器。將寄存器的數(shù)據(jù)與應(yīng)用軟件交互，ENC28J60、VSl003和CH375的驅(qū)動函數(shù)都在該層。
3．1網(wǎng)絡(luò)驅(qū)動程序
本系統(tǒng)采用ENC28J60以太網(wǎng)控制器，需編寫網(wǎng)絡(luò)設(shè)備驅(qū)動程序，實(shí)現(xiàn)低層網(wǎng)絡(luò)接口及硬件函數(shù)驅(qū)動。該驅(qū)動程序設(shè)計主要包含網(wǎng)卡的初始化和數(shù)據(jù)的發(fā)送接收。