采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

程序中，duty為控制占空比的參數(shù)；count為控制分頻的參數(shù)。通過(guò)改變duty和count兩個(gè)參數(shù)，得到占空比及分頻數(shù)可調(diào)的時(shí)鐘信號(hào)，極為方便。
2．2 其他模塊的實(shí)現(xiàn)
其他控制模塊包括地址發(fā)生器、DAC控制電路、并／串轉(zhuǎn)換電路。存儲(chǔ)數(shù)據(jù)中只讀存儲(chǔ)器ROM是通過(guò)QuartusII軟件中Mega Wizard Plug-In Manager命令定制元件的。地址發(fā)生器產(chǎn)生地址信號(hào)addr_tom和讀使能信號(hào)clk_rom，對(duì)ROM中的數(shù)據(jù)進(jìn)行讀取。讀取到的數(shù)據(jù)data為并行數(shù)據(jù)，由于采用的是串行數(shù)據(jù)輸入的數(shù)／摸轉(zhuǎn)換器，所以要進(jìn)行并／串轉(zhuǎn)換。data并行數(shù)據(jù)在load使能信號(hào)的作用下，賦植給寄存器data_q，經(jīng)并／串轉(zhuǎn)換電路對(duì)data_q進(jìn)行從高位到低位的并／串轉(zhuǎn)換。在DAC控制電路產(chǎn)生讀數(shù)據(jù)信號(hào)clk_dac和片選信號(hào)cs_dac的作用下，轉(zhuǎn)換電路的輸出信號(hào)從高位到低位串行讀入數(shù)／模轉(zhuǎn)換器DAC中。完整程序如下：