基于TMS320C6455的高速SRIO接口設(shè)計(jì)

4 C6455與FPGA等構(gòu)建SRIO網(wǎng)絡(luò)

SRIO與微處理器總線(xiàn)類(lèi)似，它在硬件中完成存儲(chǔ)器和器件尋址以及分組處理，降低了用于I/O處理的開(kāi)銷(xiāo)，減小了延遲。一個(gè)運(yùn)行于3.125 Gbps的4通道SRIO鏈路能在完全保持?jǐn)?shù)據(jù)完整性的前提下提供25 Gbps的流量，保障了海量數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性。
SRIO網(wǎng)絡(luò)建立在兩個(gè)“基本模塊”基礎(chǔ)之上：端點(diǎn)設(shè)備(Endpoint)和交換設(shè)備(Switch)。有兩種連接方式，一種是簡(jiǎn)單的端點(diǎn)到端點(diǎn)互聯(lián)，一種是端點(diǎn)到交換設(shè)備的互聯(lián)，端點(diǎn)設(shè)備負(fù)責(zé)收發(fā)數(shù)據(jù)包，交換設(shè)備負(fù)責(zé)在端口之間傳遞數(shù)據(jù)包，但不負(fù)責(zé)數(shù)據(jù)包的解釋。通過(guò)Switch交換，可以構(gòu)建一個(gè) CPU，DSP以及FPGA不同平臺(tái)互聯(lián)互通的數(shù)據(jù)傳輸網(wǎng)，進(jìn)行共享式或分布式處理。圖8給出了SRIO網(wǎng)絡(luò)的構(gòu)建模塊。

C6455具有很強(qiáng)的處理能力，但對(duì)于并行算法，采用FPGA可以達(dá)到更高的效率。本文以SRIO為橋接，設(shè)計(jì)了一個(gè)C6455和Xilinx Virtex-4 FPGA兩者相結(jié)合的處理平臺(tái)，C6455和Virtex-4都有豐富的接口，該平臺(tái)不但實(shí)現(xiàn)了C6455與Virtex-4之間的數(shù)據(jù)傳輸，還實(shí)現(xiàn)了 PCI、網(wǎng)絡(luò)MAC、USB等不同協(xié)議域之間建立數(shù)據(jù)流。結(jié)構(gòu)如圖9所示。
SRIO系統(tǒng)由一塊主C6455管理，可加載另外2片C6455，也可建立SRIO到SRIO，PCI到SRIO，MAC到SRIO等數(shù)據(jù)流。 Xilinx公司根據(jù)最新的RapidIO v1.3規(guī)范設(shè)計(jì)了其端點(diǎn)IP解決方案，同時(shí)集成了PCIe，以太網(wǎng)MACs等IP核，PCIe的32/64位地址空間(基地址)可自動(dòng)映射至34/66 位SRIO地址空間(基地址)。PCIe應(yīng)用程序通過(guò)內(nèi)存或I/O讀寫(xiě)與C6455通信。這些事務(wù)均可通過(guò)流寫(xiě)入、原語(yǔ)和確認(rèn)讀/寫(xiě)事務(wù) (SWRITEs, ATOMIC, NREADs, NWRITE/NWRITE_Rs)等I/O操作映射至SRIO空間。以實(shí)現(xiàn)從PCIe到SRIO或從SRIO向PCIe的轉(zhuǎn)換，從而在各個(gè)協(xié)議域之間建立數(shù)據(jù)流。

5 結(jié) 論

在C6455等高端DSP中，SRIO已逐漸成為主流數(shù)據(jù)互連方式之一。SRIO具有引腳少、I/O處理開(kāi)銷(xiāo)低、可達(dá)3.125Gbps高速率等優(yōu)勢(shì)， C6455間的SRIO通信設(shè)計(jì)和基于SRIO的加載技術(shù)提高了系統(tǒng)設(shè)計(jì)的靈活性，而基于DSP和FPGA的SRIO網(wǎng)絡(luò)設(shè)計(jì)降低了多處理器集成的難度，可方便進(jìn)行共享式或分布式處理，構(gòu)成具備共享帶寬和強(qiáng)大處理能力的通用處理平臺(tái)，從而更好地解決“強(qiáng)大計(jì)算能力”和“快速數(shù)據(jù)傳輸”兩大挑戰(zhàn)。