如何實(shí)現(xiàn)高性能的DSP處理

　　DMA也可以與高速緩存聯(lián)合使用。通常，DMA傳輸首先將高速外設(shè)中的數(shù)據(jù)讀入到處理器的外部存儲器，數(shù)據(jù)高速緩存則將數(shù)據(jù)從外部存儲器讀入到處理器內(nèi)部。進(jìn)行這種操作通常需要使用“乒乓”緩沖器，一個(gè)緩沖區(qū)用于數(shù)據(jù)傳輸，另一個(gè)用于數(shù)據(jù)處理，圖2說明了這種操作方式。DMA控制器將數(shù)據(jù)傳輸?shù)?buffer0時(shí)，處理器核則訪問buffer1，反之亦然。

　　圖2：DMA和高速緩存聯(lián)合使用時(shí)數(shù)據(jù)一致性的維護(hù)。

　　當(dāng)聯(lián)合使用DMA和高速緩存時(shí)，維持DMA控制器讀入的數(shù)據(jù)與高速緩存中數(shù)據(jù)的一致性是很重要的，圖2說明了如何完成這一操作。當(dāng)外設(shè)生成新的數(shù)據(jù)，DMA控制器則將數(shù)據(jù)放置在一個(gè)新的緩沖區(qū)，并產(chǎn)生中斷，通知處理器核可以處理這些數(shù)據(jù)。當(dāng)處理器核處理該緩沖區(qū)數(shù)據(jù)前，與該緩沖區(qū)相應(yīng)的高速緩存行被設(shè)為無效，從而強(qiáng)制高速緩存從主存儲器中取出數(shù)據(jù)，這樣就可以確保一致性。這種方法主要的缺點(diǎn)是它不能達(dá)到單一DMA模型的性能，這里DMA控制器采用將緩沖區(qū)的數(shù)據(jù)直接讀入內(nèi)部存儲器的模式。

　　指令劃分

　　指令劃分(instruction partitioning)通常比較簡單。如果程序代碼能容納在內(nèi)部存儲器中，只需要關(guān)閉指令高速緩存，直接把程序代碼映射到內(nèi)部存儲器就可以獲得最大的效能。然而，多數(shù)應(yīng)用程序代碼不能全部容納在內(nèi)部存儲器中，所以必須打開高速指令緩存。

　　高速緩存容量通常小于外部存儲器，但這并不是一個(gè)問題，因?yàn)閷τ诙鄶?shù)嵌入式軟件，“通常20％的程序代碼的運(yùn)行時(shí)間占整個(gè)運(yùn)行時(shí)間的80％”。大多數(shù)情況下，最耗時(shí)間的程序代碼都很小，足夠放置到高速緩存中，所以高速緩存器能夠充分發(fā)揮其作用。

　　為了提高性能，還可以使用指令的線鎖機(jī)制(line-locking mechanism)，鎖定程序的最關(guān)鍵的部分代碼。如需要進(jìn)一步提高性能，可以關(guān)閉指令高速緩存并采用“存儲器覆蓋”的機(jī)制代替，該機(jī)制使用DMA將程序代碼傳輸?shù)揭粋€(gè)存儲器塊，而同時(shí)在另一個(gè)存儲器塊上執(zhí)行操作。

　　數(shù)據(jù)劃分

　　數(shù)據(jù)劃分通常沒有指令劃分那么簡單。和程序代碼劃分一樣，如果數(shù)據(jù)緩沖區(qū)可以被容納在內(nèi)部存儲器中，你就沒有多余的工作。如果不是，首要任務(wù)就是要區(qū)分靜態(tài)數(shù)據(jù)(如用于查找表)和動態(tài)數(shù)據(jù)。數(shù)據(jù)高速緩存在靜態(tài)數(shù)據(jù)方面使用較好，而DMA通常在動態(tài)數(shù)據(jù)方面性能更佳。

　　即使使用了數(shù)據(jù)高速緩存，也通常需要設(shè)立一個(gè)外設(shè)DMA傳輸通道，將數(shù)據(jù)從外設(shè)傳輸?shù)酵獠看鎯ζ鳌Ｈ绻捎昧藬?shù)據(jù)高速緩存，可以將這些數(shù)據(jù)讀入到內(nèi)部存儲器，只要在訪問數(shù)據(jù)前使高速緩存的緩沖區(qū)無效即可。如果正在使用DMA，則可以建立DMA傳輸，將數(shù)據(jù)從外部存儲器讀入到內(nèi)部存儲器。