嵌入式系統(tǒng)低功耗設(shè)計研究
加入技術(shù)交流群
2 硬件低功耗設(shè)計
2．1 選擇低功耗的器件
選擇低功耗的電子器件可以從根本上降低整個硬件系統(tǒng)的功耗。目前的半導(dǎo)體工藝主要有TTL工藝和CMOS工藝，CMOS工藝具有很低的功耗，在電路設(shè)計上盡量選用，使用CMOS系列電路時，其不用的輸入端不要懸空，因為懸空的輸入端可能存在感應(yīng)信號，它將造成高低電平的轉(zhuǎn)換。轉(zhuǎn)換器件的功耗很大，盡量采用輸出為高的原則。
嵌入式處理器是嵌入式系統(tǒng)的硬件核心，消耗大量的功率，因此設(shè)計時選用低功耗的處理器；另外，選擇低功耗的通信收發(fā)器(對于通信應(yīng)用系統(tǒng))、低功耗的訪存部件、低功耗的外圍電路，目前許多通信收發(fā)器都設(shè)計成節(jié)省功耗方式，這樣的器件優(yōu)先采用。
2．2 選用低功耗的電路形式
完成同樣的功能，電路的實現(xiàn)形式有多種。例如，可以利用分立元件、小規(guī)模集成電路，大規(guī)模集成電路甚至單片實現(xiàn)。通常，使用的元器件數(shù)量越少，系統(tǒng)的功耗越低。因此，盡量使用集成度高的器件，以減少電路中使用元件的個數(shù)，減少整機的功耗。
2．3 單電源、低電壓供電
一些模擬電路如運算放大器等。供電方式有正負電源和單電源兩種。雙電源供電可以提供對地輸出的信號。高電源電壓的優(yōu)點是可以提供大的動態(tài)范圍，缺點是功耗大。例如，低功耗集成運算放大器LM324，單電源電壓工作范圍為5～30 V。當電源電壓為15 V時，功耗約為220 mw；當電源電壓為10 V時，功耗約為90 mw；當電源電壓為5 V時，功耗約為15 mw?？梢?，低電壓供電對降低器件功耗的作用十分明顯。因此，處理小信號的電路可以降低供電電壓。
2．4 分區(qū)／分時供電技術(shù)
一個嵌入式系統(tǒng)的所有組成部分并非時刻在工作，基于此，可采用分時／分區(qū)的供電技術(shù)。原理是利用“開關(guān)”控制電源供電單元，在某一部分電路處于休眠狀態(tài)時，關(guān)閉其供電電源，僅保留工作部分的電源。
2．5 I／O引腳供電
嵌入式處理器的輸出引腳在輸出高電平時，可以提供約20 mA的電流，該引腳可以直接作為某些電路的供電電源使用，如圖2所示。處理器的引腳輸出高電平時，外部器件工作；輸出低電平時，外部器件停止工作。需要注意。該電路需滿足下列要求：外部器件的功耗較低，低于處理器I／O引腳的高電平輸出電流；外部器件的供電電壓范圍較寬。
2．6 電源管理單元設(shè)計
處理器全速工作時，功耗最大；待機狀態(tài)時，功耗比較小。常見的待機方式有兩種：空閑方式(Idle)和掉電方式(Shut Down)。其中，Idle方式可以通過中斷的發(fā)生退出，中斷可以由外部事件供給。掉電方式指的是處理器停止，連中斷也不響應(yīng)，因此需要進入復(fù)位才能退出掉電方式。
為了降低系統(tǒng)的功耗，一旦CPU處于“空轉(zhuǎn)”，可以使之進入Idle狀態(tài)，降低功耗；期間如果發(fā)生了外部事件，可以通過事件產(chǎn)生中斷信號，使CPU進入運行狀態(tài)。對于Shut Down狀態(tài)，只能用復(fù)位信號喚醒CPU。
2．7 智能電源設(shè)計
既要保證系統(tǒng)具有良好的性能，又能兼顧功耗問題，一個最好的辦法是采用智能電源。在系統(tǒng)中增加適當?shù)闹悄茴A(yù)測、檢測，根據(jù)需要對系統(tǒng)采取不同的供電方式，以求系統(tǒng)的功耗最低。許多膝上型電腦的電源管理采用智能電源，以筆記本電腦為例，在電源管理方面，Intel公司采取Speed Step技術(shù)；AMD公司采取Power Now技術(shù)；Transmeta公司采取Long Run技術(shù)。雖然這三種技術(shù)涉及到的具體內(nèi)容不同，但基本原理是一致的。以采用Speed Step技術(shù)的筆記本電腦為例，系統(tǒng)可以根據(jù)不同的使用環(huán)境對CPU的運行速度進行合理調(diào)整。如果系統(tǒng)使用外接電源，CPU將按照正常的主頻率及電壓運行；當檢測到系統(tǒng)為電池供電時，軟件將自動切換CPU的主頻率及電壓至較低狀態(tài)運行。 linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）
評論