基于Nios II的AT24C02接口電路設(shè)計

4 在NiosⅡIDE環(huán)境中軟件設(shè)計
打開NiosⅡEDS，并點擊new菜單建立工程文件，在IDE環(huán)境中完成接口電路驅(qū)動程序編寫。驅(qū)動程序主要的任務(wù)，是判斷接口電路所處的狀態(tài)，當接口電路處于“閑”狀態(tài)時，設(shè)置好接口電路中的寄存器中的值，并啟動一次讀寫操作。圖5為驅(qū)動程序的算法流程圖。

5 測試結(jié)果
為了驗證設(shè)計的正確性，對以上設(shè)計進行測試。在測試的過程中，可以利用嵌入式邏輯分析儀(SigalTapⅡLogic Analyzer)來分析信號時序，打開工程文件，點擊File菜單，為本設(shè)計新建一個矢量波形文件(Vectorwaveform File)，把要測試的信號添加到此文件中來，并設(shè)置好相關(guān)參數(shù)，保存并編譯系統(tǒng)，然后把系統(tǒng)的配制文件下載到EP1C6Q240C8可編程器件中等待調(diào)試，最后，在：NiosⅡ的ID E中，把驅(qū)動程序下載到可編程器件中，并在QuartusⅡ軟件中打開矢量波形文件，觀察被測信號的時序，圖5為接口電路把數(shù)據(jù)為“11111111”寫到地址為“10101010”單元中的時序圖。從圖可以看出，啟動時序、數(shù)據(jù)傳輸時序和停止時序都滿足I2C通信協(xié)議要求，驗證了本接口電路的正確性。

6 結(jié)束語
本文在討論了I2C通信協(xié)議的基礎(chǔ)上，重點介紹了AT24C02A讀寫接口電路設(shè)計方法，包括接口電路的寄存器定義、邏輯功能模塊設(shè)計和驅(qū)動程序的編寫，并利用嵌入式邏輯分析儀(SigalTapⅡLogic Analyzer)對本接口電路進行測試，測試結(jié)果表明，本設(shè)計滿足設(shè)計要求，并在實際電路中得到應(yīng)用。