基于CH7004的嵌入式系統(tǒng)VGA接口設計

5 LCD控制器和CH7004配置
5．1 LCD控制器的設置流程
將LCD控制器工作模式設置為(640x480，60 Hz)，16位色(5：6：5)，TFT模式。
(1)將系統(tǒng)主時鐘(FCLK)設置為202 MHz，外設時鐘(HCLK)設置為101 MHz；
(2)將LCD控制器外部端口設置為TFT作模式；
(3)開辟1塊大小為600 KB(640x480x2 Bytes)用于存放數(shù)據(jù)的連續(xù)內(nèi)存區(qū)域；
(4)設置LCD控制器的控制邏輯寄存器LCDCON1～LCD-CON5。其中，LCDCON1：設置像素時鐘(VCLK)從系統(tǒng)主頻分頻的分頻系數(shù) CLKVAL=1,VM的觸發(fā)速率為每幀觸發(fā)，顯示模式TFT，單像素顏色位數(shù)16位．禁止LCD控制器數(shù)據(jù)輸出和控制信號產(chǎn)生ENVID=0； LCDCON2：設置幀同步后無效行數(shù)VBPD=32，幀有效行數(shù)LINEVAL=469；幀同步前無效行數(shù)VFPD=9，幀同步寬度VSPW=1; LCDCON3：行同步后無效像素點數(shù)HBPD=47，行有效像素點數(shù)HOZVAL=639，行同步前無效像素點數(shù)HFPD=15；LCDCON4：行同步寬度HSPW=95；LCDCON5：圖像在內(nèi)存的存儲方式設置為小端存儲BPP24BL=0．16位色圖像為5：6：5格式FRM=1，像素時鐘 VCLK設置為上升沿傳輸一個像素數(shù)據(jù)，行同步脈沖設置為負脈沖有效INVVUNE=1,幀同步脈沖設置為負脈沖有效IN-VFRAME=1，LEND信號極性設置正常模式INVLEND=0，PWREN信號設置有效設置PWREN=1，LEND信號輸出為允許ENLEND=1。
(5)允許視頻數(shù)據(jù)輸出和時序控制ENVID=1。
5．2 CH7004工作模式配置
CH7004C內(nèi)部有25個工作模式控制寄存器。與此設計模式相關的寄存器有4個：顯示模式寄存器(Display Mode)，輸入數(shù)據(jù)模式寄存器(Input Data Format)，時鐘模式寄存器(Clock Mode)，同步信號極性寄存器(Sync　Polarity)。通過配置CH7004內(nèi)部工作模式控制寄存器的使CH7004與LCD控制器工作相對應。
將CH7004 工作模式設置為與國LCD控制器相一致。圖像大小為640x480，輸入數(shù)據(jù)為16位5：6：5格式．數(shù)據(jù)不經(jīng)制式編碼器而直接送人內(nèi)部D／A轉(zhuǎn)換器。對 CH7004的配置順序為：(1)Display Mode寄存器設置640x480顯示模式，可選擇的模式為13～17。(2)Input Data Format寄存器設置為16位色。RGB5：6：5格式，RGB信號旁路。選擇旁路模式使得RGB輸入圖像信號不經(jīng)視頻編碼器而直接送入D／A轉(zhuǎn)換器。 (3)Clock Mode寄存器設置為像素時鐘上升沿鎖存圖像信號。(4)Sync　Polarity寄存器設置行、場同步負脈沖有效，行、場同步信號由外部處理器產(chǎn)生并南CH7004的V、H端口輸入。在實際操作中，系統(tǒng)上電后，處理器只需配置CH7004內(nèi)部的輸入數(shù)據(jù)模式(Input Data Format)寄存器，其他寄存器直接使用復位默認值。
5．3 CH7004的I2C總線配置時序
S3C241O配置CH7004的I2C總線的步驟：(1)在I2C總線上首先產(chǎn)生CH7004片選地址0x76和讀寫位(0：寫；1：讀)；(2)產(chǎn)生某一寄存器的片內(nèi)偏移地址；(3)產(chǎn)生配置數(shù)據(jù)。PC控制器一個操作步驟結(jié)束后，必須等獲得CH7004發(fā)出正確操作答復，才能繼續(xù)執(zhí)行下一步操作。圖3 為CH7004的I2C讀寫時序圖。

6 測試與結(jié)論
實驗證明．色條圖像通過VGA接口在顯示器上顯示效果良好。介紹的VGA接口設計方法使用S3C2410處理器和CH7004視頻編碼器件，具有硬件設計、軟件實現(xiàn)簡單，價格低廉的特點。為嵌入式設備提供了簡單有效的大屏幕圖像顯示解決方案。