基于DSP的高性能通用并行彈載計(jì)算機(jī)設(shè)計(jì)與實(shí)現(xiàn)

假設(shè)任務(wù)均勻分成p部分，就有：Te=pt。在最壞情況下，p個(gè)處理器總是同時(shí)訪問(wèn)總線(xiàn)，考慮最后得到總線(xiàn)訪問(wèn)權(quán)的處理器：

Tp是每個(gè)處理器上并行算法運(yùn)行時(shí)間，在最壞情況下，Tp=Te+To。設(shè)問(wèn)題規(guī)模W為最佳串行算法完成的計(jì)算量，即W=Te，加速度比：

顯而易見(jiàn)，共享總線(xiàn)系統(tǒng)的并行效率隨著處理器數(shù)目p的增大而下降。
而在分布式并行系統(tǒng)中，理想情況下任一時(shí)刻都可有兩個(gè)處理器通過(guò)其通信口相互交換數(shù)據(jù)，設(shè)一個(gè)通信口傳送一個(gè)數(shù)據(jù)的相對(duì)時(shí)間為tcomm，等效為處理器運(yùn)算能力和通信口傳輸能力之比。同時(shí)，假設(shè)每次交換還需對(duì)本地存儲(chǔ)器訪問(wèn)。這樣就有通信開(kāi)銷(xiāo)：

和處理規(guī)模p成線(xiàn)性關(guān)系，并行效率與p無(wú)關(guān)。
以上討論的是假設(shè)任意兩個(gè)處理器之間可以直接進(jìn)行數(shù)據(jù)交換，而在實(shí)際情況下，尤其是處理器數(shù)目p多于處理器的通信口數(shù)量時(shí)，兩個(gè)非直接相連的處理器之間的數(shù)據(jù)交換所需開(kāi)銷(xiāo)與其經(jīng)過(guò)的路徑成正比關(guān)系。但這并不影響以上討論的公式。因?yàn)樵谝?guī)則網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)中最大或平均路徑是一個(gè)定值n，那么這時(shí)，分布式并行系統(tǒng)的加速比公式為：

可見(jiàn)，在這種情況下分布式并行系統(tǒng)同樣能獲得線(xiàn)性加速比。由以上理論分析可知，共享總線(xiàn)并行結(jié)構(gòu)適合共享存儲(chǔ)編程模型，進(jìn)行細(xì)粒度的并行處理，但其擴(kuò)展性能較差，處理器的數(shù)目有限，單機(jī)處理性能有限；分布式并行結(jié)構(gòu)采用消息傳遞的機(jī)制，適合進(jìn)行粗粒度的并行處理，便于大規(guī)模的系統(tǒng)擴(kuò)展，提供強(qiáng)大的整體性能。

2 彈載計(jì)算機(jī)的設(shè)計(jì)實(shí)現(xiàn)
由于彈上信號(hào)處理算法的復(fù)雜性，信號(hào)處理系統(tǒng)具有復(fù)雜多樣的并行處理模式，如基于空間的數(shù)據(jù)并行處理、基于時(shí)間的流水并行處理等。另外，彈上計(jì)算機(jī)系統(tǒng)具有多種類(lèi)型的數(shù)據(jù)流，如原始數(shù)據(jù)流(A／D采集之后的數(shù)據(jù)流)、中間數(shù)據(jù)流(各處理節(jié)點(diǎn)之間傳遞的數(shù)據(jù)流)、定時(shí)同步信號(hào)以及控制數(shù)據(jù)流等。這些不同的數(shù)據(jù)流的傳輸帶寬不同，因此系統(tǒng)中要有與這些不同數(shù)據(jù)流相匹配的互聯(lián)網(wǎng)絡(luò)。
高性能通用并行彈載計(jì)算機(jī)是構(gòu)建信號(hào)處理系統(tǒng)的基礎(chǔ)。它除了選用高性能的處理器外，為了具有通用性，還要具有標(biāo)準(zhǔn)化、模塊化、可擴(kuò)展、可重構(gòu)的特點(diǎn)，以便構(gòu)建各類(lèi)控制和信號(hào)處理系統(tǒng)。同時(shí)為了適應(yīng)控制和信號(hào)處理系統(tǒng)復(fù)雜并行處理模式和多種數(shù)據(jù)流的特點(diǎn)，它要具有混合的并行模式和多層次的互聯(lián)網(wǎng)絡(luò)。基于這些要求和上文中對(duì)并行處理結(jié)構(gòu)模型的理論分析，筆者選用當(dāng)前業(yè)界最高性能的浮點(diǎn)DSP芯片TS201和大規(guī)模FPGA，設(shè)計(jì)了一個(gè)標(biāo)準(zhǔn)化、模塊化、可擴(kuò)展、可重構(gòu)、混合并行模式、多層次互聯(lián)的高性能通用并行彈載計(jì)算機(jī)。圖2是其結(jié)構(gòu)框圖。