基于DSP的MEMS陀螺儀信號處理平臺設(shè)計(jì)

　　0 引 言

　　 陀螺儀是一種能夠精確地確定運(yùn)動物體方位的儀器，它是現(xiàn)代航空、航海、航天和國防工業(yè)中廣泛使用的一種慣性導(dǎo)航儀器，它的發(fā)展對一個國家的工業(yè)，國防和其他高科技的發(fā)展具有十分重要的戰(zhàn)略意義。

　　 近年來隨著MEMS(微機(jī)電系統(tǒng))技術(shù)的發(fā)展，MEMS陀螺儀的研究與發(fā)展受到了廣泛的重視。MEMS陀螺儀具有體積少、重量輕、可靠性好、易于系統(tǒng)集成等優(yōu)點(diǎn)，應(yīng)用范圍廣闊。但是目前MEMS陀螺儀的精度還不是很高，要想大范圍應(yīng)用必須對MEMS陀螺儀的信號進(jìn)行處理。

　　 本文選用TI公司的TMS320VC33作為MEMS陀螺儀信號處理平臺的核心芯片，同時引入DSP／BIOS實(shí)時操作系統(tǒng)提供的多任務(wù)處理機(jī)制，在對陀螺儀信號進(jìn)行數(shù)據(jù)采集的間隙同時對先采集來的信號數(shù)據(jù)進(jìn)行處理和傳輸，確保數(shù)據(jù)采集和處理的實(shí)時性，大大提高了信號處理平臺的工作效率，在高速實(shí)時數(shù)據(jù)采集和處理領(lǐng)域具有一定的應(yīng)用價值。

　　1 MEMS陀螺儀信號處理平臺的硬件結(jié)構(gòu)

　　1．1 信號處理平臺的硬件結(jié)構(gòu)及工作原理

　　 MEMS陀螺儀信號的處理平臺的硬件系統(tǒng)應(yīng)該包括以下幾個部分：DSP模塊，數(shù)據(jù)采集模塊，上位機(jī)通信模塊和JTAG調(diào)試接口模塊。

　　 數(shù)據(jù)采集模塊由兩部分組成：6路16位模／數(shù)轉(zhuǎn)換器ADS8364和同步時序控制器FPGA(A3P250VQ100)。FPGA(A3P250VQ100)一方面是控制各個單元時序，另一方面是為了對A／D采集來的陀螺信號進(jìn)行預(yù)處理。

　　 模／數(shù)轉(zhuǎn)換器ADS8364通過FPGA與DSPVC33相連，采集三軸陀螺信號。

　　 DSP主要完成對陀螺信號的降噪運(yùn)算。陀螺信號經(jīng)DSP處理后再由SCI接口傳送到上位機(jī)。

　　 系統(tǒng)設(shè)計(jì)的原理框圖如圖1所示。

　　 在圖1中三路陀螺模擬信號經(jīng)過各自的信號調(diào)理、抗混迭濾波后進(jìn)入多通道A／D轉(zhuǎn)換器，在FPGA的控制下選擇一路信號進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換結(jié)果送入FPGA片上FIFO緩存，由DSP讀取數(shù)據(jù)并進(jìn)行數(shù)字信號處理。同時FPGA對A／D轉(zhuǎn)換器傳過來的信號進(jìn)行預(yù)處理，再送到DSP進(jìn)行信號降噪處理，保證了MEMS陀螺信號處理系統(tǒng)處理的實(shí)時性。然后DSP把處理后的結(jié)果送至上位機(jī)和經(jīng)過串口輸出，完成數(shù)字輸出和模擬輸出，滿足不同的應(yīng)用要求。

　　1．2 信號處理平臺A／D電路設(shè)計(jì)

　　 在整個MEME陀螺信號處理平臺中，A／D轉(zhuǎn)換器是整個系統(tǒng)數(shù)據(jù)采集部分關(guān)鍵核心器件，信號處理系統(tǒng)中選用了美國德州儀器(TI)公司的ADS8364作為MEMS陀螺信號處理平臺的A／D轉(zhuǎn)換器。ADS8364是TI公司推出的高速、低功耗、6通道16位A／D轉(zhuǎn)換芯片，共有64個引腳。其時鐘信號由外部提供，最高頻率為5 MHz，對應(yīng)的采樣頻率是250 kHz。數(shù)字電源供電電壓為3～5 V，即可以與3．3 V供電的微控制器接口，也可以與5 V供電的微控制器接口。所以ADS8364非常適合應(yīng)用在精度要求較高，結(jié)構(gòu)簡單的嵌入式信號處理系統(tǒng)中。

　　 ADS8364的時鐘信號由外部提供，這里由FPGA提供時鐘信號，主要是考慮到FPGA可以靈活地改變時鐘頻率，進(jìn)而改變系統(tǒng)的采樣頻率。A／D轉(zhuǎn)換完成后產(chǎn)生轉(zhuǎn)換結(jié)束信號EOC。將ADS8364的BYTE引腳接低電平，使轉(zhuǎn)換結(jié)果以16位的方式輸出。地址／模式信號(A0，A1，A2)決定ADS8364的數(shù)據(jù)讀取方式，可以選擇的方式包括單通道、周期或FIFO模式。將ADD引腳置為高電平，使得讀出的數(shù)據(jù)中包含轉(zhuǎn)換通道信息?？紤]到數(shù)據(jù)采集處理系統(tǒng)的采樣頻率一般較高，如果用DSP直接控制ADS8364的訪問，將占用DSP較多的資源，同時對DSP的實(shí)時性要求也較高。因此在本系統(tǒng)設(shè)計(jì)中，用FPGA實(shí)現(xiàn)ADS8364的接口控制電路，并將轉(zhuǎn)換結(jié)果存儲在FPGA中，用DSP實(shí)現(xiàn)FPGA芯片的輸出接口。圖2為ADS8364與FPGA的接口電路設(shè)計(jì)圖。